

**INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE  
SANTA CATARINA - CÂMPUS FLORIANÓPOLIS  
DEPARTAMENTO ACADÊMICO DE ELETRÔNICA  
CURSO SUPERIOR DE ENGENHARIA ELETRÔNICA**

**SUZI YOUSIF**

**ESTUDO DE TÉCNICAS APLICADAS À REDUÇÃO DO  
EFEITO *CROSSTALK* EM PLACAS DE CIRCUITO  
IMPRESSO**

**Florianópolis, 2021**

**INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE  
SANTA CATARINA - CÂMPUS FLORIANÓPOLIS  
DEPARTAMENTO ACADÊMICO DE ELETRÔNICA  
CURSO SUPERIOR DE ENGENHARIA ELETRÔNICA**

**SUZI YOUSIF**

**ESTUDO DE TÉCNICAS APLICADAS À REDUÇÃO DO  
EFEITO *CROSSTALK* EM PLACAS DE CIRCUITO  
IMPRESSO**

Trabalho de conclusão de curso submetido  
ao Instituto Federal de Educação, Ciência  
e Tecnologia de Santa Catarina como parte  
dos requisitos para obtenção do título de  
Engenheiro Eletrônico.

Orientador:  
Prof. Dr. Luis Carlos Martinhago Schlichting

**Florianópolis, 2021**

Ficha de identificação da obra elaborada pelo autor.

Yousif, Suzi

ESTUDO DE TÉCNICAS APLICADAS À REDUÇÃO DO EFEITO CROSSTALK EM PLACAS DE CIRCUITO IMPRESSO / Suzi Yousif; orientação de Luis Carlos Martinhago Schlichting. - Florianópolis, SC, 2021.

56 p.

Trabalho de Conclusão de Curso (TCC) - Instituto Federal de Santa Catarina, Câmpus Florianópolis. Bacharelado em Engenharia Eletrônica. Departamento Acadêmico de Eletrônica.

Inclui Referências.

1. Compatibilidade eletromagnética. 2. Crosstalk.

3. PCI. I. Schlichting, Luis Carlos Martinhago. II. Instituto Federal de Santa Catarina. III. ESTUDO DE TÉCNICAS APLICADAS À REDUÇÃO DO EFEITO CROSSTALK EM PLACAS DE CIRCUITO IMPRESSO.

# **ESTUDO DE TÉCNICAS APLICADAS À REDUÇÃO DO EFEITO *CROSSTALK* EM PLACAS DE CIRCUITO IMPRESSO**

**SUZI YOUSIF**

Este Trabalho foi julgado adequado para obtenção do Título de Engenheiro Eletrônico em setembro de 2021 e aprovado na sua forma final pela banca examinadora do Curso de Engenharia Eletrônica do Instituto Federal de Educação Ciência, e Tecnologia de Santa Catarina.

Florianópolis, 22 de setembro de 2021.

Banca Examinadora:

---

Luis Carlos Martinhago Schlichting, Dr.

---

Joabel Moia, Dr.

---

Renan Augusto Starke, Dr.



## **AGRADECIMENTOS**

Agradeço ao Brasil por ter me recebido de braços abertos e me dado tantas oportunidades.

Ao Instituto Federal de Santa Catarina (IFSC) e a todos os professores do departamento de eletrônica, por terem compartilhado tantos conhecimentos, ao longo dessa jornada, que me proporcionaram um crescimento profissional e pessoal.

Ao meu orientador, Luis Carlos Martinhago Schlichting, pelo ensino, paciência e apoio para o desenvolvimento deste trabalho.

Agradeço aos membros da banca examinadora por terem aceitado o convite.

Agradeço a todas as amigadas que fiz dentro do IFSC, pelo companheirismo e apoio. Principalmente à Heloiza, minha dupla de todos esses anos, que teve uma participação essencial neste trabalho.

À minha família que sempre esteve ao meu lado, me incentivando e acreditando no meu potencial.

Agradeço a todos que, de alguma forma, contribuíram para o meu crescimento.

*“O homem não teria alcançado  
o possível se, repetidas vezes,  
não tivesse tentado o impossível.”  
(Max Weber)*

## RESUMO

O efeito *Crosstalk* é uma das maiores preocupações para integridade de sinal e compatibilidade eletromagnética em circuitos eletrônicos de alta frequência. Com o avanço da tecnologia, as placas eletrônicas estão se tornando cada vez mais compactas e complexas, exigindo ao projetista o uso de soluções que comprometem a integridade de sinal e aumentam o *crosstalk*, como por exemplo, o uso de um número maior de componentes, placas *multilayers* e vias de interconexões. O objetivo deste trabalho é o estudo de técnicas para mitigação do efeito *crosstalk* em placas de circuito impresso (PCI). Para isso, foram analisadas as funções de transferência de algumas placas com diferentes combinações de técnicas, dentro do intervalo de frequência de 400 kHz a 1 GHz, utilizando o dispositivo VNA (Analisador Vetorial de Redes). As técnicas estudadas foram: distância entre trilhas em relação à espessura, regra de 3W, plano de referência e trilha de guarda. Todas tiveram bons resultados com atenuação significativa e redução no acoplamento existente no modelo de linha de transmissão (TLM). Contudo, em algumas faixas de frequência, os resultados não foram tão bons. Logo, para usá-las, é necessário conhecer a harmônica que está gerando o ruído para poder aplicar a técnica mais eficiente.

**Palavras-chave:** Compatibilidade eletromagnética. *Crosstalk*. PCI.

## **ABSTRACT**

Crosstalk is one of the major concerns for signal integrity and electromagnetic compatibility in high frequency electronic circuits. With the advancement of technology, electronic boards are becoming increasingly compact and complex, requiring the designer to use solutions that compromise signal integrity and increase crosstalk, such as the use of more components, multilayers boards and interconnection vias. The aim of this work is to study techniques for mitigating the crosstalk effect on printed circuit boards (PCB). For this purpose, the transfer functions of some boards with different combinations of techniques were analyzed, within the frequency range of 400 kHz to 1 GHz, using the VNA (Vector Network Analyzer) device. The studied techniques were: width between tracks in relation to thickness, 3W rule, reference plane and guard trace. All of them had good results with significant attenuation and reduction in existing coupling in the transmission line model (TLM). However, in some frequency ranges, the results were not so good. Therefore, to use them, it is necessary to know the harmonic that is generating the noise in order to apply the most efficient technique.

**Keywords:** Electromagnetic compatibility. Crosstalk. PCB.

## LISTA DE ILUSTRAÇÕES

Figura 1 – Configurações de roteamento de PCI . . . . .	16
Figura 2 – Representação elétrica de uma PCI genérica . . . . .	17
Figura 3 – Modelo genérico de linha de transmissão . . . . .	18
Figura 4 – Modelo de secção transversal uniforme . . . . .	18
Figura 5 – Capacitância entre dois condutores . . . . .	19
Figura 6 – Aproximação de capacitância em placas paralelas . . . . .	19
Figura 7 – Capacitância mútua em um sistema de três condutores . . . . .	21
Figura 8 – Linhas de campo magnético de uma PCI em uma configuração <i>stripline</i>	21
Figura 9 – Corrente de modo diferencial . . . . .	23
Figura 10 – Corrente de modo comum . . . . .	24
Figura 11 – Efeito <i>skin</i> em cabos e trilhas . . . . .	25
Figura 12 – Diagrama em blocos dos elementos de problema de acoplamento EMC	26
Figura 13 – Campo magnético entre duas trilhas adjacentes . . . . .	28
Figura 14 – <i>Crosstalk</i> . . . . .	29
Figura 15 – Diagrama em blocos dos elementos de problema de acoplamento EMC	30
Figura 16 – Regra de 3W . . . . .	30
Figura 17 – Corrente de retorno em uma linha de transmissão . . . . .	31
Figura 18 – Campo elétrica (E) e magnético (B) em uma linha de transmissão .	31
Figura 19 – Trilha de guarda em PCI . . . . .	32
Figura 20 – Fita adesiva de cobre . . . . .	34
Figura 21 – Dispositivo PocketVNA . . . . .	35
Figura 22 – Placas do grupo 1 para a análise da distância em relação a espessura	36
Figura 23 – Placas do grupo 1 . . . . .	37
Figura 24 – Vista frontal das placas do grupo 1 sem plano de referência . . . . .	37
Figura 25 – Gráfico de magnitude e fase da placa 1 . . . . .	38
Figura 26 – Gráfico de fase e a parte imaginária da placa 1 . . . . .	39
Figura 27 – Gráfico de fase e a parte real da placa 1 . . . . .	39
Figura 28 – Gráfico de magnitude das placas do grupo 1 . . . . .	40
Figura 29 – Vista frontal das placas do grupo 1 com plano de referência . . . . .	41
Figura 30 – Gráfico de magnitude da placa 1 do grupo 1 em relação ao plano de referência . . . . .	41
Figura 31 – Gráfico de magnitude da placa 2 do grupo 1 em relação ao plano de referência . . . . .	42
Figura 32 – Gráfico de magnitude da placa 3 do grupo 1 em relação ao plano de referência . . . . .	43
Figura 33 – Placas do grupo 2 para a análise da técnica 3W . . . . .	44
Figura 34 – Gráfico de magnitude das placas do grupo 2 em relação à técnica 3W	45

Figura 35 – Placas do grupo 3 para a análise de trilha de guarda . . . . .	46
Figura 36 – Gráfico de magnitude das placas do grupo 3 . . . . .	47
Figura 37 – Gráfico de atenuação do ganho das placas do grupo 1 . . . . .	48
Figura 38 – Gráfico do ganho da placa 1 sem e com plano não conectado . . . .	49
Figura 39 – Gráfico do ganho das placas do grupo 1 com plano conectado . . . .	50
Figura 40 – Gráfico do ganho da placa 1 do grupo 1 sem e com plano conectado	51
Figura 41 – Gráfico do ganho da placa 2 do grupo 1 sem e com plano conectado	51
Figura 42 – Gráfico do ganho da placa 3 do grupo 1 sem e com plano conectado	52

## LISTA DE TABELAS

Tabela 1 – Placas do grupo 1 . . . . .	36
Tabela 2 – Magnitude das placas do grupo 1 . . . . .	40
Tabela 3 – Magnitude da placa 1 do grupo 1 em relação ao plano de referência	42
Tabela 4 – Magnitude da placa 2 do grupo 1 em relação ao plano de referência	43
Tabela 5 – Magnitude da placa 3 do grupo 1 em relação ao plano de referência	43
Tabela 6 – Placas do grupo 2 . . . . .	45
Tabela 7 – Magnitude das placas do grupo 2 em relação à técnica 3W . . . . .	45
Tabela 8 – Magnitude das placas do grupo 3 . . . . .	47

## LISTA DE ABREVIATURAS E SIGLAS

CA	Corrente Alternada
CC	Corrente Contínua
CISPR	<i>Comité International Spécial des Perturbations Radioélectriques</i> - Comitê Internacional Especial de Rádio Interferência
DUT	<i>Device Under Test</i> - Dispositivo em teste
EMC	<i>Electromagnetic Compatibility</i> - Compatibilidade Eletromagnética
EMI	<i>Electromagnetic Interference</i> - Interferência eletromagnética
FCC	Federal Communications Commission
MC	Modo Comum
MD	Modo Diferencial
PCI	Placa de Circuito Impresso
RF	Radiofrequência
SI	<i>Signal Integrity</i> - Integridade de Sinal
TLM	<i>Transmission Line Model</i> - Modelo de Linha de Transmissão
VNA	<i>Vector Network Analyzer</i> - Analisador Vetorial de Redes



## LISTA DE SÍMBOLOS

A	ampère - Unidade de corrente elétrica
C	coulomb - Unidade de carga elétrica
dB	decibel - Unidade de ganho
F	farad - Unidade de capacitância
H	henry - Unidade de indutância
Hz	hertz - Unidade de frequência
$\Omega$	ohm - Unidade de resistência elétrica
s	segundos - Unidade de tempo
T	tesla - Unidade de campo magnético
V	volt - Unidade de potencial elétrico
Wb	weber - Unidade de fluxo magnético

## SUMÁRIO

<b>1</b>	<b>INTRODUÇÃO</b>	<b>14</b>
1.1	Justificativa	14
1.2	Descrição do problema	15
1.3	Objetivo geral	15
1.4	Objetivos específicos	15
<b>2</b>	<b>FUNDAMENTAÇÃO TEÓRICA</b>	<b>16</b>
<b>2.1</b>	<b>Placas de circuito impresso</b>	<b>16</b>
2.1.1	Modelo de linha de transmissão	17
2.1.1.1	Resistência	18
2.1.1.2	Capacitância	19
2.1.1.3	Indutância	21
2.1.2	Modos de propagação de corrente em PCI	23
2.1.3	Efeito pelicular ou efeito <i>skin</i>	24
<b>2.2</b>	<b>Integridade de sinal</b>	<b>25</b>
2.2.1	Compatibilidade eletromagnética	26
2.2.1.1	Interferência irradiada	27
2.2.1.2	Interferência conduzida	27
2.2.2	Normas de compatibilidade eletromagnética	27
2.2.3	<i>Crosstalk</i>	28
<b>2.3</b>	<b>Técnicas de redução de <i>crosstalk</i></b>	<b>29</b>
2.3.1	Distância entre trilhas adjacentes	29
2.3.1.1	Regra de 3W	30
2.3.2	Plano de referência	31
2.3.3	Trilha de guarda	32
<b>2.4</b>	<b>Parâmetro S</b>	<b>32</b>
<b>3</b>	<b>METODOLOGIA</b>	<b>34</b>
<b>4</b>	<b>DESENVOLVIMENTO</b>	<b>36</b>
<b>5</b>	<b>ANÁLISE E DISCUSSÃO</b>	<b>48</b>
<b>6</b>	<b>CONSIDERAÇÕES FINAIS</b>	<b>54</b>
	<b>REFERÊNCIAS</b>	<b>56</b>

## 1 INTRODUÇÃO

Compatibilidade Eletromagnética (*Electromagnetic Compatibility* - EMC) e Integridade de Sinal (*Signal Integrity* - SI) são dois termos pioneiros quando falamos de avanço das tecnologias para o *design* de produtos eletrônicos. Alguns dos motivos disso são a necessidade de trabalhar com processadores de alta frequência, o aumento do número de componentes eletrônicos e o tamanho reduzido da placa de circuito impresso, o que torna mais complexo o design dela. Para atender a esses requisitos, surgem as necessidades de uso de estruturas de *multilayer*, inúmeras vias de conexão, divisão de planos de referência, etc.

Assim, surgem problemas na integridade de sinal, entre eles o *crosstalk*, que representa um acoplamento eletromagnético indesejado entre as trilhas de Placa de Circuito Impresso (PCI) que estão próximos, interferindo no desempenho interno do sistema (PAUL, 2006)

Atualmente, existem algumas técnicas aplicadas ao *design* físico de placas de circuito impresso para reduzir o efeito de *crosstalk* como, por exemplo, a utilização de trilhas de guarda e de plano de referência. Porém, a aplicação desses métodos não é sempre eficaz e às vezes, dependendo do circuito analisado, pode piorar a integridade do sinal.

Diante disso, este trabalho tem como foco abordar as técnicas aplicadas em placas de circuito impressos, como as citadas anteriormente, e a forma correta de utilizá-las para reduzir os acoplamentos entre as trilhas e, em consequência, mitigar as interferências eletromagnéticas, através de análises teóricas e práticas.

### 1.1 Justificativa

Os problemas de interferências eletromagnéticas existentes nas placas de circuito impresso são comuns e, com o avanço das tecnologias por demandar altas frequências, essas interferências são agravadas. Isso pode afetar diretamente o funcionamento e a eficiência do circuito eletrônico, podendo prejudicar a comercialização de um produto.

Conforme Bogatin (2018), se identificar e eliminar problemas de integridade de sinal não for uma prioridade ativa no início do ciclo de *design* do produto, é provável que este não funcione adequadamente. Por isso, é importante que as empresas utilizem as melhores práticas de *layout* e novas técnicas e ferramentas de análise com o intuito de produzir um produto com alto desempenho e sem interferências, destacando-se, dessa forma, no mercado.

Diante disso, esse estudo propõe abordar as técnicas de redução de *cross-talk*, apresentar os resultados e evidenciar a eficácia de cada método.

## 1.2 Descrição do problema

Diante da realidade do avanço das tecnologias e a necessidade de ter a maior eficiência com o menor custo e tamanho, visa-se responder a seguinte pergunta: quais técnicas podem ser aplicadas para a redução de problemas de integridade de sinais em placas de circuito impresso?

## 1.3 Objetivo geral

Analisar técnicas aplicadas em placas de circuito impresso e verificar qual é a eficácia dessas para a redução de *crosstalk*.

## 1.4 Objetivos específicos

Para alcançar o objetivo geral, destaca-se os seguintes objetivos específicos:

- a) Realizar o estudo teórico referente ao modelo de linha de transmissão e à interferência eletromagnética (*Electromagnetic Interference* - EMI);
- b) Descrever como é formado o *crosstalk*;
- c) Estudar o efeito de plano de referência e trilha de guarda nas trilhas vítimas;
- d) Implementar técnicas para redução de efeito *crosstalk*, em placas de circuito impresso;
- e) Obter e analisar a resposta em frequência das placas, utilizando o equipamento Analisador Vetorial de Redes (*Vector Network Analyzer* - VNA);
- f) Comparar os resultados práticos e analisar a eficácia de cada técnica.

## 2 FUNDAMENTAÇÃO TEÓRICA


Este capítulo aborda os principais temas relacionados a este trabalho. Primeiro, é apresentado embasamento teórico sobre placas de circuito impresso, incluindo seu modelo elétrico e a forma de propagação de corrente. Posteriormente, são abordadas as teorias de integridade de sinal, compatibilidade eletromagnética, efeito *crosstalk* e são apresentadas técnicas para solucionar esse problema. Por fim, é apresentada uma breve descrição sobre o parâmetro S.

### 2.1 Placas de circuito impresso

As placa de circuito impresso são utilizadas em toda a indústria eletrônica. Elas são constituídas por uma placa que se comporta como um isolante (dielétrico) e, nesta, são impressas trilhas de cobre que têm a função de conectar eletricamente os variados componentes eletrônicos que formam o circuito (resistores, capacitores, circuitos integrados, transistores, diodos e componentes magnéticos) e as funções que representam. (MELO; RIOS; GUTIERREZ, 2001)

As placas podem ser formadas, dependendo da aplicação e sua complexidade, por face simples, dupla ou multicamadas (multilayer). Enquanto as trilhas, segundo Thierauf (2004), elas podem ser construídas de duas formas: *stripline* e *microstrip*. *Stripline* é formado quando uma trilha está inserida no meio do dielétrico, Figura 1a, e é coberta nas camadas externas por plano de retorno. Enquanto o *microstrip* refere-se a trilhas em uma das camadas externas da placa e um único plano de retorno, Figura 1b.

Figura 1 – Configurações de roteamento de PCI




Fonte: Elaboração própria (2021).

Em uma PCI, é possível modelar o *design* físico para elétrico, chamado de modelo de linha de transmissão. De acordo com Bogatin (2018), a modelagem é o processo de traduzir o *design* físico das larguras, comprimentos, espessuras e propriedades do material em formato elétrico representado pelos elementos R, L e C, resistor, indutor e capacitor, respectivamente. Na Figura 2, é representada a relação

entre a visão física e elétrica para um modelo RLC genérico de uma placa de circuito impresso.

**Figura 2 – Representação elétrica de uma PCI genérica**



Fonte: Adaptado de Bogatin (2018).

Em sistemas digitais de alta frequência, é essencial compreender este modelo e como os sinais analógicos interagem com as propriedades elétricas. Sendo que o comportamento da variação de tensão e corrente pode afetar diretamente a integridade do sinal do circuito. (BOGATIN, 2018)

De acordo com Bogatin (2018), a principal propriedade elétrica é a impedância das interconexões, representada pela letra  $Z$ , a qual se refere a relação entre a tensão ( $V$ ) e a corrente ( $I$ ). Conforme um sinal propaga-se por uma interconexão, ele está constantemente sondado à impedância da interconexão e reagindo com base na resposta dessa.


### 2.1.1 Modelo de linha de transmissão

Uma linha de transmissão é composta por qualquer dois condutores que possuem comprimento, de forma que transporte um sinal de um ponto para outro. Em uma PCI, os dois condutores são referenciados como o caminho do sinal e o caminho de retorno. (BOGATIN, 2018)

Quando um sinal propaga-se por uma linha de transmissão é gerada uma diferença de tensão, entre a trilha geradora e o seu caminho de retorno, e correntes iguais, porém opostas, fluindo ao longo delas. Esses dois condutores guiam o campo elétrico e magnético. (THIERAUF, 2004)

Um modelo genérico de Modelo de Linha de Transmissão (*Transmission Line Model* - TLM) pode ser visto na Figura 3. De acordo com Thierauf (2004), ele é composto por inúmeros resistores ( $R$ ), indutores ( $L$ ), condutâncias ( $G$ ) e capacitâncias ( $C$ ) encadeados para representar todo o comprimento da linha.

Figura 3 – Modelo genérico de linha de transmissão




Fonte: Adaptado de Thierauf (2004).

### 2.1.1.1 Resistência

Quando é aplicada uma tensão nas pontas de qualquer condutor como, por exemplo, em uma trilha de cobre, obtemos uma corrente através deste, portanto, há uma impedância que pode ser modelada como um resistor ideal. (BOGATIN, 2018)

Para uma boa aproximação analítica para a resistência de uma interconexão, utilizou-se um modelo de secção transversal uniforme, como por exemplo, uma trilha de cobre ou um fio de conexão, ilustrado pela Figura 4, que possui a mesma largura em todo o seu comprimento.

Figura 4 – Modelo de secção transversal uniforme



Fonte: Adaptado de Bogatin (2018).

Assim, a resistência de um condutor pode ser aproximada pela Equação 2.1, onde a resistividade determina a corrente por unidade de área que circula quando um campo elétrico é aplicado. (THIERAUF, 2004)

$$R = \rho \frac{Len}{A} \quad (2.1)$$

Onde:

R : Resistência ( $\Omega$ )

$\rho$  : resistividade do material ( $\Omega \cdot m$ )

Len : comprimento da interconexão (m)


A : área da secção transversal ( $m^2$ )

De acordo com essa equação, a resistência é diretamente proporcional ao comprimento do condutor e à resistividade, e inversamente proporcional à área. Portanto, qualquer modificação nas propriedades do material e no comprimento, irá afetar diretamente na resistência.

### 2.1.1.2 Capacitância

Um capacitor é formado por dois condutores que, quando aplicada uma tensão neles, armazenam carga, chamada de capacitância, ilustrada pela Figura 5. Ela pode ser calculada através da Equação 2.2. (BOGATIN, 2018)

**Figura 5 – Capacitância entre dois condutores**



Fonte: Bogatin (2018).

$$C = \frac{Q}{V} \quad (2.2)$$

Onde:


C : Capacitância (F)

Q : Carga elétrica armazenada (C)

V : Tensão elétrica (V)

De acordo com Bogatin (2018), apesar da relação direta de tensão e capacitância, quando relacionada a dois condutores, capacitância é completamente independente da tensão aplicada. A capacitância é determinada pela geometria e propriedade do material dielétrico. Um modelo ideal aproximado disso são as placas paralelas, conforme apresentado na Figura 6, separadas por uma distância (h) com área total (A).

**Figura 6 – Aproximação de capacitância em placas paralelas**



Fonte: Bogatin (2018).



O equacionamento de capacitância para placas paralelas é conforme a Equação 2.3.

$$C = \varepsilon_0 \frac{A}{h} \quad (2.3)$$

Onde:

C : Capacitância (F)

$\varepsilon_0$  : permissividade do meio

A : área das placas (V)

h : distância entre as placas

Analisando a Equação 2.3, a capacitância é diretamente proporcional à área e à permissividade, e inversamente proporcional à distância. Além disso, de acordo com Bogatin (2018), dependendo do material existente entre os condutores, a capacitância pode aumentar. Este material é chamado de constante dielétrica relativa, e é representado pela Equação 2.4:

$$\varepsilon_r = \frac{C}{C_0} \quad (2.4)$$

Onde:

$\varepsilon_r$  : constante dielétrica relativa


C : capacitância quando os materiais estão completamente rodeados pelo material

$C_0$  : Capacitância quando o ar envolve completamente os condutores

Quanto maior é o dielétrico, maior é a capacitância entre os condutores. Não obstante, essa constante varia também com o aumento da frequência. (BOGATIN, 2018)

Sabendo que a capacitância está presente entre qualquer duas superfícies metálicas carregadas em potenciais diferentes, isso significa que ela pode estar, não só entre uma trilha e outra, como também entre o plano de referência e a trilha, conforme ilustrado na Figura 7, que possui três condutores no formato *microstrip*. (THIERAUF, 2004)

Figura 7 – Capacitância mútua em um sistema de três condutores




Fonte: Adaptado de Thierauf (2004).

Conforme Morrison (2007), essa capacitância é chamada de capacitância mútua ou capacitância parasita e ela depende da geometria do circuito. Ela geralmente limita ou determina o desempenho do circuito em relação à EMC, pois, de acordo com Thierauf (2004), ela possui um papel importante para determinar a impedância e a magnitude do *crosstalk*.

### 2.1.1.3 Indutância

A indutância é uma propriedade elétrica criticamente importante, pois afeta diretamente os problemas de integridade do sinal. Ela desempenha um papel na propagação do sinal por linhas de transmissão uniformes como uma descontinuidade no acoplamento entre duas linhas de sinal e na EMI. (BOGATIN, 2018)

Para entender a indutância, é necessária a compreensão da teoria de campo magnético. Segundo Thierauf (2004), quando há uma corrente circulando, ela causa a formação de linhas de campo magnético ao longo do comprimento do fio condutor perpendicular à direção do fluxo de corrente, conforme a Figura 8.

Figura 8 – Linhas de campo magnético de uma PCI em uma configuração *stripline*

Fonte: Thierauf (2004).

Portanto, a indutância, é o fluxo de linhas de campo magnético em uma região pela corrente que induziu aquele campo, conforme a Equação 2.5

$$L = \frac{\Phi}{I} = \frac{BA}{I} \quad (2.5)$$

Onde:

L : indutância (H)

$\Phi$  : fluxo magnético (Wb)

I : corrente (A)

B : campo magnético (T)

A : área da superfície ( $m^2$ )

A Equação 2.5 apresenta a importância do percurso de ida e volta, das correntes que circulam para a indutância. Para que tenha um fluxo de corrente na Figura 8, é necessário que tenha um caminho para a corrente de retorno. Caso esse seja próximo, a área de *loop* será pequena e portanto, a indutância é mínima. Se o retorno é distante da fonte, a corrente e o número de linhas é invariável, porém a área de *loop* é maior. Isso aumenta o fluxo e, por consequência, a indutância é elevada. (THIERAUF, 2004)

Conforme Thierauf (2004), na Figura 8 as correntes fluindo nos dois condutores possuem um retorno comum e, como as linhas do campo magnético se estendem além de cada condutor, elas colidem entre si, causando uma indutância mútua. Este acoplamento magnético induz uma tensão no condutor vizinho, conforme a Equação 2.6, que é um dos fatores fundamentais para a SI, pois ela causa um aumento no efeito de linhas de transmissão, descontinuidades, *crosstalk*, entre outros problemas relacionados à EMI. (BOGATIN, 2018)

$$V = \frac{\Delta N}{\Delta t} \quad (2.6)$$

Onde:

V : tensão induzida nas extremidades de um condutor

$\Delta N$  : número de anéis de linha de campo que variam

$\Delta t$  : intervalo de tempo

Além disso, de acordo com Bogatin (2018), a quantidade de linhas de campo magnético pode ser afetada pelo comprimento do fio e pela área da seção transversal. Um fio mais longo terá mais linhas de campo. Se a área for aumentada, utilizando-se de um fio com diâmetro maior, a quantidade de linhas irá reduzir.


### 2.1.2 Modos de propagação de corrente em PCI

De acordo com Montrose (1999), em qualquer circuito há correntes de Modo Comum (MC) e de Modo Diferencial (MD), ambas as quais determinam a quantidade de energia de Radiofrequência (RF) que é desenvolvida e transmitida. Sinais MD são funcionais e carregam o sinal de interesse (dados), enquanto os de MC são subproduto do modo diferencial e são mais problemático para EMC.

As correntes de modo diferencial, conforme Panasonic (2019), fazem um *loop*, passando pelas fontes de alimentação ou pela fonte de sinal para alcançar o circuito eletrônico e, em seguida, retorna à fonte através da linha de aterramento do circuito, conforme ilustrado na Figura 9.

Elas possuem a mesma magnitude e direção oposta, portanto, os campos elétricos também são opostos e tendem a se anular quando configurados corretamente com caminho de retorno de RF fisicamente próximo à trilha roteada (menor área de *loop*). (MONTROSE, 1999)


**Figura 9 – Corrente de modo diferencial**



Fonte: Adaptado de Panasonic (2019).

As correntes de MD, segundo Panasonic (2019), elas são causadas pelos parâmetros parasitas do sistema todo, como por exemplo nas capacitâncias parasitas, conforme ilustrado na Figura 10. Elas são iguais na magnitude também, porém com a mesma direção, portanto, os campos se somam. Por isso, elas são a principal fonte de energia radiada de RF. (MONTROSE, 1999)

Figura 10 – Corrente de modo comum




Fonte: Adaptado de Panasonic (2019).

Conforme Montrose (1999), a corrente MC é o resultado da mistura de correntes compartilhadas nas estruturas metálicas, como os planos de tensão e referência do sistema. Normalmente, isso ocorre pois as correntes estão fluindo por caminhos de retorno indesejáveis ou não intencionais por perderem o seu caminho de sinal original, por causa de discontinuidades, vias, etc. ou quando vários sinais compartilham a mesma área de plano de retorno.

### 2.1.3 Efeito pelicular ou efeito *skin*

O efeito *skin* é relacionado a uma carga de tensão imposta a um meio homogêneo onde as correntes fluem, como um cabo de ligação de um componente ou um trilha de PCI. De acordo com Montrose (1999), se a tensão é mantida constante, Corrente Contínua (CC), a corrente é uniforme ao longo do caminho de transmissão. Quando é Corrente Alternada (CA) e em altas frequências, a corrente tende a se concentrar na parte externa do condutor, causando o efeito pelicular, conforme ilustrado pela Figura 11. A espessura desta camada é chamada de profundidade pelicular ( $\delta$ ) ou profundidade de penetração.

Figura 11 – Efeito *skin* em cabos e trilhas

Fonte: Adaptado de Schormans, Valente e Demosthenous (2018).

Conforme Altera (2007), à medida que a frequência é elevada, os sinais que se concentram na superfície do condutor fazem com que a auto indutância do material produza um aumento na reatância indutiva. Por isso, a corrente tende a, preferencialmente, deslocar-se pela parte externa, reduzindo, dessa forma, a área efetiva do condutor e, em consequência, aumenta a sua resistência.

Este efeito acaba causando inúmeros problemas de SI, devido às correntes irradiadas nas superfícies, podendo interferir nos sinais das trilhas vizinhas. Por isso, é muito importante levar em consideração a frequência de operação quando projetar um *layout* de PCI para prevenir tais efeitos.

## 2.2 Integridade de sinal

Com o passar dos anos e o avanço das tecnologias, os produtos eletrônicos estão se tornando cada vez mais complexos, exigindo uma velocidade maior, tamanho reduzido e, além disso, o mercado requer o menor tempo possível para a produção. Para cumprir isso, os projetistas acabam utilizando *clock* maior, *layout* menores com *multilayers*, possuindo várias interconexões, como vias, o qual aumenta a sua complexidade. Em consequência disso, podem surgir inúmeros problemas em quesito de ter um sistema funcional, sem falhas ou interferências.

Conforme Bogatin (2018), em produtos de alta frequência, o design físico e mecânico podem afetar diretamente a integridade do sinal. Conforme a velocidade aumenta, os sinais podem sofrer de problemas de perdas, reflexão, *crosstalk*, etc., o qual não ocorre em baixas frequências. (ALTERA, 2007)

De acordo com Bogatin (2018), SI refere-se a todos os problemas que surgem em produtos de alta frequência devido às interconexões e, como as suas propriedades elétricas, interagindo com a tensão do sinal digital e as formas de onda da corrente, podem afetar o desempenho.


### 2.2.1 Compatibilidade eletromagnética

Para poder solucionar os problemas relacionados à EMC, necessita-se, primeiramente, entender o conceito de um sistema eletromagneticamente compatível, o surgimento das interferências eletromagnéticas e como essas podem afetar o funcionamento adequado de um circuito eletrônico.

A principal definição de compatibilidade eletromagnética, de acordo com Montrose (1999), é a capacidade de um sistema eletrônico operar em seu ambiente eletromagnética com uma margem de segurança, sem causar ou sofrer interferências eletromagnéticas.

Conforme Paul (2006), qualquer projeto de EMC é formado por três princípios básicos: geração, transmissão e recepção de energia eletromagnética, conforme ilustrado na Figura 12. O gerador produz as emissões e através de um meio de propagação, essas são transmitidas ao receptor, onde são processadas, resultando em um comportamento desejado ou indesejado, como, por exemplo, as interferências eletromagnéticas.

**Figura 12 – Diagrama em blocos dos elementos de problema de acoplamento EMC**



Fonte: Adaptado de Paul (2006, p. 3).

O EMI, de acordo com Montrose (1999), é o processo de transmissão de energia eletromagnética disruptiva de um dispositivo eletrônico para outro via meios conduzidos ou irradiados.

Segundo Paul (2006), essas transferências de energia ocorrem devido aos modos de acoplamentos não intencionais. Contudo, ela somente causa interferência eletromagnética se a energia recebida tiver magnitude suficiente na entrada do receptor para fazer com que ele se comporte de forma indesejada.

Para que tenha um sistema funcional, sem interferências externas ou internas, é necessário preveni-las. Paul (2006) propõe três formas para isso:

1. Suprimir as emissões na fonte geradora;
2. Tornar o caminho de acoplamento o mais ineficiente possível;
3. Tornar o receptor menos suscetível à emissão. (PAUL, 2006, p. 4, tradução nossa).

As interferências podem se dividir em quatro subgrupos: emissões irradiadas, susceptibilidade à irradiação, emissões conduzidas e susceptibilidade a condução. (PAUL, 2006)

Susceptibilidade, conforme Soares (2020), é quando um dispositivo eletrônico é submetido à influência de perturbação eletromagnética e ele mantém a sua operação sem sofrer nenhuma alteração.

### 2.2.1.1 Interferência irradiada

As Interferências irradiadas, de acordo com (SCHLICHTING, 2003), podem ser transmitidas tanto para dentro quanto para fora de um sistema, via meios não metálicos como, por exemplo, o ar. Esses ruídos são gerados devido aos acoplamentos causados pelos campos eletromagnéticos, via trilhas, cabos ou terminais de semicondutores. A intensidade dessa radiação depende de fatores como da corrente, comprimento da trilha, área de caminho fechado das correntes de retorno, etc.

### 2.2.1.2 Interferência conduzida

As Interferências conduzidas, de acordo com Schlichting (2003), são aquelas geradas e transmitidas de um dispositivo para outro via condutores metálicos, como por exemplo, trilhas, componentes, ou via elementos parasitas como capacitâncias intrínsecas de componentes e acoplamentos capacitivos e indutivos.

## 2.2.2 Normas de compatibilidade eletromagnética

Para que um produto eletrônico seja funcional, confiável e de qualidade, sem interferências, existem algumas normas de EMC, impostas por agentes governamentais, que o equipamento deve se adequar antes de ser comercializado.

Nos estados unidos, há a norma Federal Communications Commission (FCC), que é responsável pela normalização das comunicações via rádio e cabo. Para emissões conduzidas, a faixa de frequência, definida pela FCC, é de 450 kHz até 30 MHz, enquanto para irradiadas, é de 30 MHz até 40 GHz. (SCHLICHTING, 2003)

Na europa, conforme Bindra (2012), a organização de padrões que supervisiona a compatibilidade eletromagnética é a Comitê Internacional Especial de Rádio Interferência (*Comité International Spécial des Perturbations Radioélectriques* - CISPR). Em 1997, o comitê publicou a norma CISPR 22, responsável por definir os limites e métodos de medição de emissões para equipamentos de Tecnologia da Informação. Os limites da CISPR 22 iniciam em 150 kHz e se estendem até 30 MHz para emissões conduzidas e, para irradiadas, o intervalo é de 30 MHz até 1 GHz. (LIZ, 1999)



### 2.2.3 Crosstalk


O *crosstalk* é um dos aspectos mais importantes para ser considerado quando projetar qualquer *design* de PCI. Ele refere-se aos acoplamentos eletromagnéticos não intencionais entre trilhas, cabos, trilha para cabo ou qualquer componente elétrico que é sujeito à perturbação de campo magnético. (MONTROSE, 1999)

Com o aumento da velocidade de *clock* e as taxas de transferência de dados, o efeito *crosstalk* está se tornando um mecanismo significativo de interferência em sistemas digitais modernos, devido à interferência intra-sistema causada por ele. (BOGATIN, 2018)

Conforme Bogatin (2018), ele pode ocorrer em dois ambientes distintos: quando as interconexões são linhas de transmissão uniformes, como na maioria das trilhas em uma placa de circuito, e quando não são linhas de transmissão uniformes, como em conectores e pacotes.

Quando uma sinal se propaga em uma TLM, gera-se campos magnéticos em torno do sinal e o seu retorno. Esses campos não se limitam ao espaço entre o sinal e o retorno, eles se espalham por toda a área circundante, podendo coincidir com trilhas adjacentes, conforme a Figura 13, o qual causa ruídos. (BOGATIN, 2018)


**Figura 13 – Campo magnético entre duas trilhas adjacentes**



Fonte: Paul (2006, p. 3).

À medida que um sinal se propaga em uma trilha, a corrente ruidosa irá passar para a trilha vítima através do acoplamento capacitivo, conforme ilustrado pela Figura 14a, ou ela será induzida pela indutância mútua, Figura 14b. (BOGATIN, 2018)

Figura 14 – Crosstalk



Na Figura 14, de acordo com Mudavath e Naik (2018), o *near end* se refere ao *crosstalk* na trilha vítima no ponto mais próximo à fonte geradora de ruído. Enquanto o *far end* se refere ao ponto mais distante.

### 2.3 Técnicas de redução de *crosstalk*

O fenômeno *crosstalk* diz respeito ao desempenho interno do sistema de um produto; ou seja, a fonte de emissão eletromagnética e o receptor dessa emissão estão dentro do mesmo sistema. Assim sendo, surge a importância da preocupação com o *design* do produto de forma que ele não interfira em si mesmo. (PAUL, 2006)

Por isso, atualmente, existem algumas técnicas utilizadas para a redução deste efeito, os quais consistem em reduzir o acoplamento existente entre o sinal e o seu caminho de retorno. (BOGATIN, 2018)

Neste tópico, serão abordadas as técnicas relacionadas ao *design* físico de PCI como, por exemplo, distanciamento entre trilhas adjacentes, incluindo a técnica de 3W; adição de plano de referência e trilha de guarda.


#### 2.3.1 Distância entre trilhas adjacentes

A distância entre dois corpos metálicos é muito relevante para determinar a impedância do modelo de linha de transmissão, conforme foi visto na subseção 2.1.1 e, quando nos referimos à PCI, esse dois corpos podem ser duas trilhas adjacentes. Em consequência disso, quando modificar-se a distância entre elas, há uma modificação nas suas propriedades elétricas.

De acordo com Bogatin (2018), quanto mais distantes estão as linhas de sinal, há menos campos incidindo entre o caminho do sinal e o retorno. Consequen-

temente, haverá menos acoplamento, conforme visto na Figura 15, que apresenta o gráfico de coeficiente de acoplamento em relação ao distanciamento entre duas trilhas.

**Figura 15 – Diagrama em blocos dos elementos de problema de acoplamento EMC**




Fonte: Adaptado de Thierauf (2004, p. 3).

### 2.3.1.1 Regra de 3W

De acordo com Montrose (1999), o uso básico dessa técnica é reduzir o acoplamento entre as trilhas. Ela consiste em que a distância entre as trilhas deve ser três vezes maior que a largura da trilha, conforme ilustrado na Figura 16. Com essa medida, teremos uma redução de fluxo de campo magnético de aproximadamente 70%. Essa regra é só mandatória para sinais de alta frequência, tais como trilhas de *clock*, pares diferenciais, vídeo, som, ou outros sistemas críticos.

**Figura 16 – Regra de 3W**



Fonte: Elaboração própria (2021).

### 2.3.2 Plano de referência

Uma das técnicas mais utilizadas para redução de EMI, é o uso de plano de referência, que, segundo Morrison (2007), é um caminho de retorno para a corrente da linha de transmissão. Essa corrente é gerada através da carga conectando o sinal ao caminho de retorno (linha de transmissão) e, pelo acoplamento capacitivo, a corrente pode fluir no retorno antes de atingir a carga, o qual pode ser visto na Figura 17. (THIERAUF, 2004)

**Figura 17 – Corrente de retorno em uma linha de transmissão**




Fonte: Thierauf (2004).

Além disso, conforme (MONTROSE, 1999), se duas trilhas em uma linha de transmissão estão desbalanceadas, a trilha irradia como uma antena dipolo. Esse desbalanceamento cria emissões radiadas de MC em níveis muito maiores aos do MD que existem em *loop* fechados no circuito.

Para solucionar os problemas acima, com a adição do plano de referência, a trilha utiliza o espaço entre ela e o plano para transportar o campo de energia e, quando esse espaço é menor, o campo eletromagnético torna-se mais confinado e terá menos efeito do *crosstalk*, conforme ilustrado na Figura 18. (MORRISON, 2007)


**Figura 18 – Campo elétrica (E) e magnético (B) em uma linha de transmissão**

(a) Dois condutores paralelos



Fonte: Morrison (2007).

(b) Condutor único sobre um plano



De acordo com Morrison (2007), sem um caminho de retorno próximo a cada trilha geradora, as áreas do *loop* de sinal tornam-se grandes e os campos mais

espalhados. Esses *loops* são indutivos e isso limita a frequência e adiciona atraso ao sinal aumentando, dessa forma, a suscetibilidade.

### 2.3.3 Trilha de guarda

A trilha de guarda também é uma das técnicas utilizadas para reduzir o efeito de *crosstalk*. Ela é posicionada entre a trilha agressora e vítima, a qual tenha a intenção de proteger, conforme a Figura 19. De acordo com Bogatin (2018), ela deve ser larga o suficiente para caber entre as trilhas de sinal, respeitando as regras de espaçamento mínimo.

**Figura 19 – Trilha de guarda em PCI**



Fonte: Elaboração própria (2021).

De acordo com Bogatin (2018), essa técnica afeta ambos os campos elétrico e magnético entre as linhas geradora e vítima. Quando posicionada corretamente, ela irá reduzir tanto o acoplamento capacitivo quanto o indutivo. Contudo, isso depende como é conectado. Caso mantenha a trilha de guarda flutuando nas pontas, será gerada uma grande quantidade de ruído, maior que a que tinha antes. Por isso, a melhor forma é conectar os dois terminais da trilha no plano de referência para poder eliminar qualquer ruído que pode aparecer ao longo da trilha.

É de extrema importância garantir a conexão da trilha de guarda no referencial do circuito, não somente em um único ponto, como em intervalos frequentes, especialmente em trilhas longas. Pois, segundo Thierauf (2004), quando isso não é feito, a trilha de guarda pode se tornar uma linha de transmissão e, a energia acoplada pelo sinal gerador pode passar para a trilha de guarda e, em consequência, essa energia irá acoplar no sinal vítima, o qual a trilha de guarda deveria proteger.

## 2.4 Parâmetro S

O parâmetro S, de acordo com Bogatin (2018), descreve o comportamento de qualquer interconexão como, por exemplo, resistores, capacitores, trilhas e planos em PCI, etc., quando estes são submetidos a uma forma de onda. Ele é utilizado para criar um modelo comportamental da interconexão ou dispositivo em teste (*Device Under Test* - DUT).

Para a aquisição deste parâmetro, um sinal é injetado no equipamento de teste e, através de dispositivos específicos de medição, é medida a resposta de reflexão e transmissão desta onda. No domínio de frequência, o instrumento utilizado é o Analisador Vetorial de Redes (Vector Network Analyzer- VNA), o qual mede a magnitude e a fase do sinal. (BOGATIN, 2018)

Em relação à transmissão, as medições passam o sinal de estímulo do VNA através do dispositivo em teste, que é então medido pelos receptores do VNA no outro lado. As nomenclaturas mais comuns para a transmissão são  $S_{21}$  e  $S_{12}$  (para dispositivos de duas portas). Para a reflexão, é medida a parte do sinal de estímulo do VNA que incide sobre o DUT, mas não passa por ele. Para a nomenclatura de reflexão, são utilizadas  $S_{11}$  e  $S_{22}$ . (TEKTRONIX, 2021)

### 3 METODOLOGIA


Este trabalho busca estudar e analisar técnicas já existentes utilizadas para redução do efeito *crosstalk* em placas de circuito impresso em uma faixa de frequência. Diante disso, foi feita uma revisão bibliográfica sobre o modelo de linha de transmissão em PCI, conceitos de compatibilidade eletromagnética, a relação de SI com as propriedades elétricas das placas e os problemas gerados devido a isso.

Dessa forma, de acordo com Gil (2002, p. 41), essa pesquisa pode ser classificada como exploratória, pois ela proporciona maior proximidade com o tema. Além disso, ela possui uma abordagem qualitativa, que segundo Malhotra (2010, p. 111), é uma metodologia de pesquisa que se define como “não estruturada e exploratória baseada em pequenas amostras que proporcionam percepções e compreensão do contexto do problema”.

Após a revisão bibliográfica, fabricou-se as placas com as técnicas que serão analisadas para estudo de *crosstalk*. Essas foram classificadas em 3 grupos, sendo eles: grupo 1, para a análise do efeito da distância das trilhas em relação à espessura da placa, com e sem plano de referência; grupo 2, para a análise da técnica 3W e grupo 3, com a adição de trilha de guarda.

Para a fabricação delas, optou-se pelo uso de fitas de cobre, Figura 20, devido a facilidade de manuseio e para evitar processos de corrosão, em que é difícil garantir uma trilha uniforme, sem nenhum defeito ao longo do seu comprimento.

**Figura 20 – Fita adesiva de cobre**



Fonte: Elaboração própria (2021).

Para a análise da resposta em frequência entre a trilha geradora e a trilha vítima, usou-se o dispositivo PocketVNA, apresentado pela Figura 21, que é um VNA. Ele trabalha em uma faixa de frequência de 400 kHz a 4 GHz, possuindo dois canais de entrada bidirecionais que medem S11, S12, S21 e S22 ao mesmo tempo. Para a geração dos dados, utilizou-se o próprio *software* deste dispositivo. Nele é possível

visualizar graficamente os resultados em função da frequência. Além disso, ele possibilita a exportação dos dados em formato CSV ou .xls, por isso, para este trabalho, com a finalidade de melhorar a visualização dos resultados, utilizou-se a linguagem *Python* para a leitura destes dados e a geração de todas as figuras gráficas apresentadas aqui.

**Figura 21 – Dispositivo PocketVNA**



Fonte: Elaboração própria (2021).

A faixa de frequência utilizada para o estudo abrange tanto as emissões irradiadas, quanto as conduzidas. Contudo, como o dispositivo utilizado possui limite mínimo de 400 kHz, somente foi possível a aquisição dentro da faixa de 400 kHz a 1 GHz.




## 4 DESENVOLVIMENTO

Este capítulo visa apresentar os resultados práticos das placas desenvolvidas, nas quais foram aplicadas técnicas de redução *crosstalk*. Para isso, foram feitas 16 combinações de placas para poder analisar o efeito da variação da distância das trilhas, plano de referência, trilha de guarda e a técnica de 3W.

Na Figura 22 são apresentadas ilustrações das vistas superiores das placas desenvolvidas para o grupo 1, com as suas respectivas medidas, sendo que a placa 1 possui uma distância entre as trilhas menor que a espessura da placa ( $h$ ); a placa 2 possui distância igual a espessura e, a placa 3, com distância maior. As medidas das distâncias podem ser vistas na Tabela 1, em que  $h$  é a espessura da placa e tem valor igual a 1,5 mm.

**Figura 22 – Placas do grupo 1 para a análise da distância em relação a espessura**






Fonte: Elaboração própria (2021).

**Tabela 1 – Placas do grupo 1**

Placa	Descrição	$d$ [mm]
placa 1	$d < h$	0,5
placa 2	$d = h$	1,5
placa 3	$d > h$	3

Fonte: Elaboração própria (2021).

Primeiramente, são apresentados os resultados das placas do grupo 1, identificadas na Figura 23. Essa etapa foi realizada sem a adição de plano de referência. Uma ilustração da vista frontal das placas pode ser visualizada na Figura 24.

**Figura 23 – Placas do grupo 1****(a) Placa 1****(b) Placa 2****(c) Placa 3**

Fonte: Elaboração própria (2021).


**Figura 24 – Vista frontal das placas do grupo 1 sem plano de referência****(a) Placa 1****(b) Placa 2****(c) Placa 3**

Fonte: Elaboração própria (2021).

Para a apresentação dos resultados, utilizou-se os dados obtidos pelo *software* do dispositivo PocketVNA para gerar os gráficos de ganho e fase da resposta em frequência para todas as placas. A análise foi realizada em relação ao parâmetro de transmissão S12.

Em relação à fase, optou-se pela apresentação somente do gráfico da placa 1, pois todas as outras obtiveram comportamento similar. Na Figura 25, são apresentados os sinais de ganho e fase da resposta em frequência da placa 1, na faixa de frequência de 400 kHz à 1 GHz.


Figura 25 – Gráfico de magnitude e fase da placa 1



Fonte: Elaboração própria (2021).


Note-se que, de 400 kHz à 100 MHz, apesar da existência de ruídos, a fase tende a seguir uma linha reta, próxima à  $90^\circ$ , tendo assim, um comportamento capacitivo em baixas frequências. Em seguida, a fase começa a decair, atingindo o  $0^\circ$ , quando a magnitude possui o seu valor máximo de  $-0,98$  dB. Neste pico, de maior inflexão, as impedâncias capacitiva e indutiva tendem a se anular, restando a impedância resistiva. Até aproximadamente 300 MHz, a impedância indutiva se torna predominante. Após isto, quanto mais alta é a frequência, é mais difícil determinar o comportamento devido à maior complexidade das propriedades elétricas de modelo de linha de transmissão.

Figura 26 – Gráfico de fase e a parte imaginária da placa 1



Fonte: Elaboração própria (2021).

Figura 27 – Gráfico de fase e a parte real da placa 1




Fonte: Elaboração própria (2021).

O comportamento da impedância pode ser visto na Figura 26 e na Figura 27, representando o gráfico de fase com a parte imaginária e a parte real, respectivamente.

Observa-se que o valor da parte real na Figura 27 é muito pequeno até 100 MHz. Neste mesmo intervalo de frequência, há aumento na reatância capacitiva ( $Im$ ). Em seguida, na frequência de 226,15 MHz, em que a fase é igual a  $0^\circ$ , a parte imaginária está nula, porém, a parte real está máxima, o qual comprova a predominância da característica resistiva.

Na Figura 28, foi feita uma comparação da magnitude entre as três placas do grupo 1. Percebe-se que, até aproximadamente 10 MHz, o comportamento da magnitude dos três sinais foi similar. Porém, com o aumento da frequência, houve um deslocamento do sinal e observou-se uma atenuação no pico da magnitude com o aumento da distância entre as trilhas, conforme apresentado na Tabela 2.

**Figura 28 – Gráfico de magnitude das placas do grupo 1**



Fonte: Elaboração própria (2021).

**Tabela 2 – Magnitude das placas do grupo 1**


placas do grupo 1	Magnitude [dB]
Placa 1	-0,5837
Placa 2	-0,8519
Placa 3	-1,9069

Fonte: Elaboração própria (2021).

Após isso, realizou-se o estudo destas placas com a adição de plano de referência, conforme ilustrado na Figura 29. Primeiro, isso foi aplicado porém, sem

conectá-lo na referência do sistema. Posteriormente, analisou-se o comportamento após a conexão do mesmo com a referência.


**Figura 29 – Vista frontal das placas do grupo 1 com plano de referência**



Fonte: Elaboração própria (2021).

Na Figura 30, é apresentado o comportamento da placa 1 em relação ao plano de referência. O gráfico da magnitude teve comportamento similar até 10 MHz. Com o aumento da frequência, houve um acréscimo no pico da magnitude com o plano não conectado, em aproximadamente 54 %, em relação à placa sem plano. Porém, com o plano conectado na referência do sistema, houve uma atenuação aproximada de 93 % em relação à placa sem plano.

**Figura 30 – Gráfico de magnitude da placa 1 do grupo 1 em relação ao plano de referência**



Fonte: Elaboração própria (2021).

Apesar da melhoria observada com a conexão do plano de referência, note-se que em frequências, aproximadamente, entre 350 MHz e 700 MHz, a magnitude apresentou-se superior em relação às outras duas placas (sem plano e com plano não conectado).


**Tabela 3 – Magnitude da placa 1 do grupo 1 em relação ao plano de referência**

placa 1	Magnitude [dB]
Sem plano	-0,5837
Com plano não conectado	-0,2654
Com plano conectado	-8,7124

Fonte: Elaboração própria (2021).

A Tabela 3 apresenta os valores da magnitude da placa 1 em relação ao plano de referência. Para todas as tabelas apresentadas neste capítulo, essas medidas foram retiradas no momento em que a fase se encontrava nula.

Para a placa 2, o comportamento foi similar à placa 1, conforme apresentado na Figura 31. Em relação à placa com o plano não conectado, o aumento foi em torno de 54 % e, para a placa conectada, a atenuação foi aproximadamente de 94 %, de acordo com as medidas apresentadas na Tabela 4. Nessa última, na faixa entre 400 MHz e 700 MHz, obteve uma elevação na magnitude em relação às outras.

**Figura 31 – Gráfico de magnitude da placa 2 do grupo 1 em relação ao plano de referência**

Fonte: Elaboração própria (2021).


Na Figura 32, são apresentados os gráficos da placa 3, sem e com plano (conectado e não conectado). Nas frequências acima de 10 MHz, com a placa conectada na referência, obteve-se uma atenuação significativa na magnitude. No entanto, em relação à placa com o plano não conectado, houve um aumento no pico da mag-

**Tabela 4 – Magnitude da placa 2 do grupo 1 em relação ao plano de referência**

placa 2	Magnitude [dB]
Sem plano	-0,8519
Com plano não conectado	-0,3880
Com plano conectado	-15,0032

Fonte: Elaboração própria (2021).

nitude, em torno de 99 %, um valor maior em relação às placas anteriores, atingindo praticamente o ganho unitário.

**Figura 32 – Gráfico de magnitude da placa 3 do grupo 1 em relação ao plano de referência**

Fonte: Elaboração própria (2021).

A Tabela 5 apresenta as medidas da magnitude da placa 3 em relação ao plano de referência.

**Tabela 5 – Magnitude da placa 3 do grupo 1 em relação ao plano de referência**

placa 3	Magnitude [dB]
Sem plano	-1,9069
Com plano não conectado	-0,0105
Com plano conectado	-23,4544

Fonte: Elaboração própria (2021).


Após a análise das placas do grupo 1, analisou-se as placas do grupo 2, ilustradas na Figura 33, com as suas respectivas medidas. O comprimento da placa foi



de 50 mm, enquanto a largura foi de 30,2 mm. A espessura ( $w$ ) da trilha foi de 2 mm. Não foi utilizado o plano de referência nessas placas.

Para o estudo da técnica de 3W, optou-se pela análise de quatro distâncias ( $2W$ ,  $3W$ ,  $4W$  e  $5W$ ). Essas medidas são apresentadas em função de ( $W$ ) na Tabela 6.

Figura 33 – Placas do grupo 2 para a análise da técnica 3W



Fonte: Elaboração própria (2021).


Na Figura 34 são visualizados os gráficos da magnitude das placas 2W, 3W, 4W e 5W. Aumentando a distância entre as trilhas, obteve-se uma atenuação no pico da magnitude. Além disso, houve um deslocamento do sinal na frequência.

Tabela 6 – Placas do grupo 2

Placas do Grupo 2	W [mm]
2W	4
3W	6
4W	8
5W	10

Fonte: Elaboração própria (2021).

Figura 34 – Gráfico de magnitude das placas do grupo 2 em relação à técnica 3W



Fonte: Elaboração própria (2021).

Na Tabela 7, é possível analisar as medidas da magnitude em relação à distância W. O valor percentual de atenuação apresentado é sempre em relação à linha anterior. Por exemplo, para a placa de 3W, a redução foi de 53 % em relação à de 2W. Enquanto a de 4W, foi de 24 % em relação à de 3W.


Tabela 7 – Magnitude das placas do grupo 2 em relação à técnica 3W

Placas do Grupo 2	Magnitude [dB]	Atenuação
2W	-1,9188	-
3W	-4,0729	53 %
4W	-5,3542	24 %
5W	-7,3173	27 %

Fonte: Elaboração própria (2021).

Por fim, desenvolveu-se duas placas com a finalidade de analisar a técnica de trilha de guarda. As duas placas, visualizadas na Figura 35, possuem as mesmas dimensões. A única diferença entre elas é a adição da trilha de guarda na placa Figura 35b. Com a finalidade de respeitar a regra da distância em relação a espessura da placa, manteve-se essa igual a espessura.


**Figura 35 – Placas do grupo 3 para a análise de trilha de guarda**



Fonte: Elaboração própria (2021).

Para a análise de trilha de guarda, primeiro adquiriu-se os dados sem a conexão da trilha na referência do sistema. Posteriormente, ela foi conectada à referência. Na Figura 36, é possível visualizar o comportamento do sinal nos três modos: sem trilha de guarda, com trilha não conectada e com trilha conectada.

Figura 36 – Gráfico de magnitude das placas do grupo 3



Fonte: Elaboração própria (2021).

Note-se que até, aproximadamente, 20 MHz, não houve variação no sinal entre as três. Acima disso, a placa com a trilha conectada inicia a sua atenuação em torno de 73 % em relação à placa sem trilha. Além disso, percebe-se que com a adição da trilha e não conectá-la na referência, obteve um acréscimo na magnitude de aproximadamente 17 %. Acima de 600 MHz, o sinal da placa com a trilha conectada aumenta em relação às outras.

A Tabela 8 exibe as medidas de magnitude das placas do grupo 3.

Tabela 8 – Magnitude das placas do grupo 3

placas do grupo 3	Magnitude [dB]
Sem trilha de guarda	-5,0181
Com trilha de guarda não conectada	-4,1658
Com trilha de guarda conectada	-15,3231


Fonte: Elaboração própria (2021).

## 5 ANÁLISE E DISCUSSÃO

Este capítulo visa abordar uma análise das técnicas aplicadas neste trabalho e verificar o comportamento delas no intervalo de frequência estudado, de 400 kHz à 1 GHz. Além disso, é feita uma comparação entre elas e se há alguma melhoria significativa, caso haja a aplicação de mais de uma técnica.

Analisando a técnica de distância das placas em relação a espessura, grupo 1, percebeu-se uma atenuação no ganho com o aumento da distância, conforme a Figura 37. Quanto menor é essa distância, mais próximo é o ganho do zero dB, ganho unitário, portanto, há maior interferência. Contudo, essa técnica é limitada, pois depende da faixa de frequência que está causando o ruído. Note-se que com o afastamento das trilhas, houve deslocamento do sinal devido às ressonâncias geradas pelas modificações nas características capacitivas e indutivas das placas.


**Figura 37 – Gráfico de atenuação do ganho das placas do grupo 1**



Fonte: Elaboração própria (2021).


Em relação a técnica de plano de referência, caso ele não for conectado na referência do sistema, o ruído pode aumentar, conforme a Figura 38, a qual apresenta o ganho do sinal na placa 1, sem plano e com plano não conectado. Isso ocorre, pois, não referenciar o plano, anula o objetivo do mesmo por ser considerado um caminho de retorno para as correntes e acaba o tornando somente mais um corpo metálico, aumentando, dessa forma, os acoplamentos, tanto o capacitivo, quanto o indutivo.

Figura 38 – Gráfico do ganho da placa 1 sem e com plano não conectado



Fonte: Elaboração própria (2021).


Entretanto, conectando o plano de referência, obteve-se uma melhoria significativa na atenuação do ganho, o qual conseguiu chegar abaixo de -20 dB, de acordo com a Figura 39, que representa as placas do grupo 1, com plano conectado. Além disso, percebe-se que a atenuação na magnitude com a adição do plano de referência é maior quando a distância entre as trilhas é maior ou igual a espessura.

**Figura 39 – Gráfico do ganho das placas do grupo 1 com plano conectado**

Fonte: Elaboração própria (2021).


Apesar disso, essa técnica também é limitada. Percebe-se que na Figura 40 e 41, a atenuação foi delimitada até, aproximadamente, 300 MHz. Portanto, Caso a fonte de ruído for de emissão conduzida, a adição do plano pode solucionar o problema. Acima disso, o ruído pode ser agravado.

**Figura 40 – Gráfico do ganho da placa 1 do grupo 1 sem e com plano conectado**



Fonte: Elaboração própria (2021).

**Figura 41 – Gráfico do ganho da placa 2 do grupo 1 sem e com plano conectado**




Fonte: Elaboração própria (2021).

Não obstante, além da importância da adição do plano de referência, é



essencial levar em consideração a distância mínima entre as trilhas, sendo que é recomendado que ela seja igual ou maior que a espessura da trilha. Na Figura 42, a atenuação foi considerável na placa 3, em todo o intervalo de frequência analisado, diferentemente das placas 1 e 2.

**Figura 42 – Gráfico do ganho da placa 3 do grupo 1 sem e com plano conectado**



Fonte: Elaboração própria (2021).

Para a técnica de 3W, o resultado foi de acordo com o esperado. Aplicando uma distância de 3W, obteve-se uma redução maior que metade do sinal. Para distâncias maiores que 3W, a porcentagem de variação foi menor, conforme apresentado na Tabela 7 .

Em relação a técnica de trilha de guarda, observou-se que não é suficiente adicioná-la sem conectar no plano de referência, uma vez que ele aumenta as capacitâncias parasitas e indutâncias mútuas entre as trilhas vitima e geradora. Por isso, para utilizar essa técnica, ela deve ser conectada na referência do circuito. Além disso, é importante levar em consideração as distâncias entre as trilhas, pelo mesmo motivo citado em relação à espessura da placa.

Logo, para a aplicação de qualquer uma das técnicas citadas, o projetista deve reconhecer a harmônica que está causando o ruído e posteriormente decidir a técnica. Pois como foi possível ver, elas não são boas soluções para todo o intervalo analisado, sendo que cada uma tem seus pontos positivos e negativos. Ademais, note-se a importância das impedâncias no comportamento do sinal e, como essas variam

---

com as mudanças físicas das placas, associadas a capacitâncias e indutâncias das mesmas, tornando, dessa forma, mais complexo determinar uma única solução.

## 6 CONSIDERAÇÕES FINAIS

Com o avanço das tecnologias, os produtos vêm se tornando cada vez mais complexos, exigindo taxas de transmissão e processamento de sinais mais rápidos, tamanho reduzido e maior eficiência. Para comprimir isso, o projetista acaba tendo dificuldade em garantir um sistema imune à susceptibilidade, devido a necessidade de uso de inúmeros componentes, vias de conexão, etc. e tudo isso em um espaço reduzido.

Por isso, o estudo de técnicas para mitigação de interferências eletromagnéticas vem tendo um papel muito importante para cumprir essa demanda do mercado e poder fornecer produtos mais eficientes e sem interferências internas nem externas.

Ao decorrer do trabalho, foi apresentado um estudo sobre a composição de modelo de linha de transmissão, compatibilidade eletromagnético, *crosstalk* e as técnicas existentes para redução desse. No Capítulo 4 e 5, foram abordados os resultados dessas técnicas dentro do intervalo de frequências de emissões conduzidas e irradiadas.

Percebeu-se que todas essas técnicas tiveram bons resultados para a redução do efeito *crosstalk*, porém elas tem as suas limitações. Em relação ao aumento da distância em relação à espessura, houve uma atenuação no ganho. Esse resultado obteve uma melhoria quando o plano de referência foi adicionado e conectado à referência do sistema. Contudo, essa melhoria foi limitada a um intervalo específico de frequência. Acima deste, o resultado é pior. Logo, é necessário conhecer qual a frequência que está gerando o ruído para saber qual é a técnica certa a ser aplicada. Além disso, observou-se que o efeito da adição do plano de referência é melhor quando a distância entre trilhas adjacentes é maior ou igual à espessura da placa.

A respeito da regra de 3W, apresentou-se eficaz em todo o intervalo analisado. Ela é uma técnica simples e de baixo custo, podendo ser aplicada em qualquer *layout* de PCI.

Para a técnica de trilha de guarda, também mostrou-se bem eficiente para reduzir o ruído, porém até um certo intervalo de frequência. Para ambos, plano de referência e trilha de guarda, eles devem ser conectados ao zero do sistema. Caso isso não ocorra, o acoplamento será aumentando e, em consequência, haverá maior interferências.

Para trabalhos futuros sugere-se realizar o equacionamento do modelo de linha de transmissão para determinar soluções mais exatas e dedicadas a cada placa e poder simular tais situações. Realizar um estudo dessas técnicas com placas de substratos diferentes e tamanhos de trilhas variados como, por exemplo, trilhas mais finas ou mais compridas. Além disso, aplicar essas técnicas em equipamentos reais

tais como, conversores e microprocessadores, e analisar a resposta na frequência.

## REFERÊNCIAS

- ALTERA. *Basic Principles of Signal Integrity*. [S.l.], 2007. Disponível em: <[https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp\\_sgnIntgry.pdf](https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp_sgnIntgry.pdf)>. Acesso em: 28 ago. 2021. Citado na página 25.
- BINDRA, A. Understanding electromagnetic compatibility standards for switch-mode power supplies. *Electronic Products*, Out 2012. Disponível em: <<https://www.digikey.com/en/articles/understanding-electromagnetic-compatibility-standards-for-switch-mode-power-supplies>>. Citado na página 27.
- BOGATIN, E. *Signal and Power Integrity*. 3. ed. [S.l.]: Prentice Hall, 2018. ISBN 9780134513416,013451341X. Citado 13 vezes nas páginas 14, 16, 17, 18, 19, 20, 21, 22, 25, 28, 29, 32 e 33.
- GIL, A. C. *Como elaborar projetos de pesquisa*. 4. ed. [S.l.]: Editora Atlas S.A., 2002. ISBN 9788522478408,8522478406. Citado na página 34.
- LIZ, M. B. de. *Introdução à compatibilidade eletromagnética em conversores estáticos*. Dissertação (Mestrado) — Centro Tecnológico, Universidade Federal de Santa Catarina, 1999. Disponível em: <<http://repositorio.ufsc.br/xmlui/handle/123456789/81098>>. Acesso em: 03 set 2021. Citado na página 27.
- MALHOTRA, N. *Pesquisa de marketing: uma orientação aplicada*. 6. ed. [S.l.]: Bookman, 2010. ISBN 978-85-407-0062-8. Citado na página 34.
- MELO, P. R. de S.; RIOS, E. C. S. D.; GUTIERREZ, R. M. V. Placas de circuito impresso: mercado atual e perspectivas. *BNDES Setorial*, Rio de Janeiro, n. 14, p. 111–136, Set. 2001. Disponível em: <<https://web.bndes.gov.br/bib/jspui/handle/1408/13440>>. Citado na página 16.
- MONTROSE, M. *EMC and the Printed Circuit Board: Design, Theory, and Layout Made Simple*. New York: IEEE Press, 1999. ISBN 9780780347038. Citado 6 vezes nas páginas 23, 24, 26, 28, 30 e 31.
- MORRISON, R. *Grounding and Shielding: Circuits and Interference*. 5. ed. [S.l.]: IEEE Press, 2007. ISBN 978-0-470-09772-4. Citado 2 vezes nas páginas 21 e 31.
- MUDAVATH, R.; NAIK, B. R. Estimation of far end crosstalk and near end crosstalk noise with mutually coupled rlc interconnect models. In: *2018 International Conference on Communication and Signal Processing (ICCSPP)*. [S.l.: s.n.], 2018. p. 182–185. Citado na página 29.
- PANASONIC. *Common Mode Noise of High-Speed Differential Data Transmission and Management of Internal Interference to Wireless communications*. [S.l.], 2019. Disponível em: <<https://industrial.panasonic.com/ww/ss/technical/n4>>. Acesso em: 28 ago. 2021. Citado 2 vezes nas páginas 23 e 24.
- PAUL, C. R. *Introduction to electromagnetic compatibility*. 2. ed. [S.l.]: Wiley Interscience, 2006. ISBN 9780471755005,0471755001. Citado 5 vezes nas páginas 14, 26, 27, 28 e 29.

SCHLICHTING, L. C. M. *Contribuição ao estudo da compatibilidade eletromagnética aplicada aos conversores estáticos*. Tese (Doutorado) — Centro Tecnológico, Universidade Federal de Santa Catarina, 2003. Disponível em: <<http://repositorio.ufsc.br/xmlui/handle/123456789/85109>>. Acesso em: 28 ago 2021. Citado na página 27.

SCHORMANS, M.; VALENTE, V.; DEMOSTHENOUS, A. Practical inductive link design for biomedical wireless power transfer: A tutorial. *IEEE Transactions on Biomedical Circuits and Systems*, v. 12, n. 5, p. 1112–1130, 2018. Citado na página 25.

SOARES, M. F. *O que é Compatibilidade Eletromagnética (EMC)?* 2020. Disponível em: <<https://www.pucrs.br/labelo/o-que-e-compatibilidade-eletromagnetica-emc/>>. Citado na página 27.

TEKTRONIX. *What is a Vector Network Analyzer and How Does it Work?* 2021. Disponível em: <<https://www.tek.com/document/primer/what-vector-network-analyzer-and-how-does-it-work>>. Acesso em: 05 set. 2021. Citado na página 33.

THIERAUF, S. C. *High-Speed Circuit Board Signal Integrity*. London: Artech House, Inc., 2004. Citado 9 vezes nas páginas 16, 17, 18, 20, 21, 22, 30, 31 e 32.