

**INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA
CATARINA – CÂMPUS FLORIANÓPOLIS
DEPARTAMENTO ACADÊMICO DE ELETRÔNICA - DAELN
CURSO DE GRADUAÇÃO EM ENGENHARIA ELETRÔNICA**

RAMON BUSIQUIA SERAFIM

**DESENVOLVIMENTO DE UM INVERSOR MONOFÁSICO E ANÁLISE
DO IMPACTO DE DIFERENTES MODULAÇÕES NA EMISSÃO
CONDUZIDA**

FLORIANÓPOLIS, 2025.

**INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA
CATARINA – CÂMPUS FLORIANÓPOLIS
DEPARTAMENTO ACADÊMICO DE ELETRÔNICA - DAELN
CURSO DE GRADUAÇÃO EM ENGENHARIA ELETRÔNICA**

RAMON BUSIQUIA SERAFIM

**DESENVOLVIMENTO DE UM INVERSOR MONOFÁSICO E ANÁLISE
DO IMPACTO DE DIFERENTES MODULAÇÕES NA EMISSÃO
CONDUZIDA**

Trabalho de Conclusão de Curso submetido
ao Instituto Federal de Educação, Ciência e
Tecnologia de Santa Catarina como parte
dos requisitos para obtenção do título de
Engenheiro em Eletrônica.

Orientador:
Prof. Dr. Joabel Moia

FLORIANÓPOLIS, 2025.

Ficha de identificação da obra elaborada pelo autor.

Serafim, Ramon

Desenvolvimento de um Inversor Monofásico e Análise do Impacto de Diferentes Modulações na Emissão Conduzida / Ramon Serafim; orientação de Joabel Moia. - Florianópolis, SC, 2025.

113 p.

Trabalho de Conclusão de Curso (TCC) - Instituto Federal de Santa Catarina, Câmpus Florianópolis. Bacharelado em Engenharia Eletrônica. Departamento Acadêmico de Eletrônica.

Inclui Referências.

1. Compatibilidade Eletromagnética. 2. Modulação.
3. Inversor. 4. Bipolar. 5. Unipolar. I. Moia, Joabel.
- II. Instituto Federal de Santa Catarina. III. Desenvolvimento de um Inversor Monofásico e Análise do Impacto de Diferentes Modulações na Emissão Conduzida.

DESENVOLVIMENTO DE UM INVERSOR MONOFÁSICO E ANÁLISE DO IMPACTO DE DIFERENTES MODULAÇÕES NA EMISSÃO CONDUZIDA

RAMON BUSIQUIA SERAFIM

Este trabalho foi julgado adequado para obtenção do título de Engenheiro em Eletrônica e aprovado na sua forma final pela banca examinadora do Curso Engenharia Eletrônica do Instituto Federal de Educação, Ciência e Tecnologia de Santa Catarina.

Florianópolis, 03 de Abril, 2025.

Banca Examinadora:

Documento assinado digitalmente
 **JOABEL MOIA**
Data: 14/04/2025 19:02:17-0300
Verifique em <https://validar.iti.gov.br>

Joabel Moia, Doutor

Instituto Federal de Ciência e Tecnologia de Santa Catarina

Documento assinado digitalmente
 **LUIS CARLOS MARTINHAGO SCHLICHTING**
Data: 15/04/2025 13:53:27-0300
Verifique em <https://validar.iti.gov.br>

Luis Carlos Martinhago Schlichting, Doutor
Instituto Federal de Ciência e Tecnologia de Santa Catarina

Documento assinado digitalmente
 **ANDERSON ALVES**
Data: 15/04/2025 10:47:36-0300
Verifique em <https://validar.iti.gov.br>

Anderson Alves, Doutor
Instituto Federal de Ciência e Tecnologia de Santa Catarina

Dedico esse trabalho ao meu pai, Celso Serafim, cujos sacrifícios silenciosos e sonhos renunciados edificaram os alicerces que me permitiram trilhar meu próprio caminho.

AGRADECIMENTOS

Primeiramente, agradeço aos meus pais, Celso Serafim e Tatiana Cristina Francisco Busiquia Serafim, pelo apoio incondicional, amor e confiança ao longo de minha trajetória. Aos meus irmãos, Caio Busiquia Serafim e Enzo Busiquia Serafim, pela presença constante e força, que foram fundamentais para que eu chegasse até aqui. A união de nossa família foi, sem dúvida, essencial para a realização deste trabalho.

Agradeço também à minha namorada, Stephany Sarah Webster, por sua paciência, compreensão e por sempre estar ao meu lado, incentivando-me a seguir em frente, especialmente nos momentos mais difíceis.

Gostaria de expressar minha gratidão aos meus professores, em especial ao meu orientador, Joabel Moia, por sua orientação fundamental ao longo deste trabalho. A sua dedicação, paciência e conhecimento contribuíram imensamente para o desenvolvimento deste estudo.

Por fim, agradeço aos meus colegas, que ao longo deste percurso se tornaram grandes amigos. A amizade e o apoio de cada um de vocês fizeram com que esta caminhada fosse mais leve e prazerosa.

A todos vocês, meu sincero e profundo agradecimento.

A direção é mais importante do que a velocidade.

(Edson Marques)

RESUMO

Este trabalho tem como objetivo analisar a compatibilidade eletromagnética de um inversor monofásico onde o mesmo foi realizado todo o projeto do inversor e retificador de entrada, com tensão de entrada de 120V e saída de 90V, 150W. Comparando duas técnicas de modulação em termos de desempenho global e minimização da interferência eletromagnética conduzida. A pesquisa focou em duas variantes da modulação por largura de pulso senoidal (bipolar e unipolar) e envolveu o desenvolvimento teórico e prático do inversor, com a validação experimental realizada no laboratório de compatibilidade eletromagnética do IFSC. Os resultados mostraram que, apesar de a modulação unipolar ter um filtro de saída menor em comparação com a modulação bipolar, devido à frequência da primeira harmônica ser o dobro da frequência de chaveamento, a modulação de 3 níveis exige um filtro de entrada mais complexo. Além disso, foi identificado que essa modulação demanda cuidados adicionais no layout para atender às normas de compatibilidade eletromagnética.

Palavras-chave: Compatibilidade Eletromagnética. Modulação. Inversor. Bipolar. Unipolar.

ABSTRACT

This work aims to analyze the electromagnetic compatibility of a single-phase inverter, for which the entire design of the inverter and input rectifier was carried out, with an input voltage of 120V and an output of 90V, 150W. Two modulation techniques were compared in terms of overall performance and minimization of conducted electromagnetic interference. The research focused on two variants of sinusoidal pulse width modulation (bipolar and unipolar) and involved both theoretical and practical development of the inverter, with experimental validation conducted in the electromagnetic compatibility laboratory at IFSC. The results showed that, although unipolar modulation requires a smaller output filter compared to bipolar modulation due to the first harmonic frequency being twice the switching frequency the three-level modulation requires a more complex input filter. Additionally, it was identified that this modulation demands extra care in the PCB layout to comply with electromagnetic compatibility standards.

Keywords: Electromagnetic Compatibility. Modulation. Inversor. Bipolar. Unipolar.

LISTA DE FIGURAS

Figura 1 - Sistema fotovoltaico	20
Figura 2 - Modelo de Inversor Monofásico em Meia Ponte	22
Figura 3 - Modelo de Inversor Monofásico em Ponte Completa	22
Figura 4 – Sinal PWM	24
Figura 5 – Sinal de saída SPWM Bipolar	24
Figura 6 – Chaveamento positivo Bipolar	26
Figura 7 – Chaveamento negativo Bipolar	26
Figura 8 – Sinal de saída SPWM Unipolar	27
Figura 9 – Etapa 1 chaveamento Unipolar	28
Figura 10 – Etapa 2 chaveamento Unipolar	29
Figura 11 – Etapa 3 chaveamento Unipolar	29
Figura 12 – Etapa 4 chaveamento Unipolar	29
Figura 13 - Câmara Semi-Anecóica presente no LabCEM do IFSC Florianópolis	36
Figura 14 - Interior Câmara Semi-Anecóica do LabCEM do IFSC Florianópolis	36
Figura 15 - Circuito Esquemático LISN	37
Figura 16 - LISN presente no Laboratório LabCEM IFSC Florianópolis	37
Figura 17 - Analisador de Espectro Laboratório LabCEM IFSC Florianópolis	38
Figura 18 - Exemplo de gráfico de emissão conduzida	39
Figura 19 - Diagrama de blocos do projeto proposto	43
Figura 20 - Topologia Retificador Onda Completa	45
Figura 21 - Topologia Inversor ponte completa	48
Figura 22 – Modelo Driver inicial	50
Figura 23 – Modelo Driver para construção	50
Figura 24 - Fonte Isolada RECOM	51
Figura 25 - Driver duplo Isolado Supplier	51
Figura 26 - Diagrama esquemático Diver utilizado no projeto	53
Figura 27 - PCI Driver utilizado no projeto	54
Figura 28 – Resistência dreno-source Normalizado	57
Figura 29 – Tensão direta source-dreno	59
Figura 30 – Valores utilizados para Tensão direta source-dreno	59
Figura 31 – Dissipador HS 7021	62
Figura 32 - DSP TMS320F28379D	64
Figura 33 – Esquemático retificador onda completa	65
Figura 34 – Tensão barramento CC do inversor	66
Figura 35 – Corrente diodo retificador	66
Figura 36 – Esquemático inversor monofásico	68
Figura 37 – Saída tensão inversor com modulação bipolar e carga resistiva	70
Figura 38 - Harmônicos saída inversor para a modulação bipolar com carga resistiva	70
Figura 39 - Frequência primeiro harmônico para a modulação bipolar aplicada ao inversor	71
Figura 40 – Saída tensão inversor com modulação bipolar com carga resistiva e filtro LC	71
Figura 41 – Saída tensão inversor com modulação unipolar e carga resistiva	72
Figura 42 - Harmônicos saída inversor unipolar resistiva	72

Figura 43 - Frequência primeiro harmônico modulação unipolar	73
Figura 44 – Saída tensão inversor com modulação unipolar com carga resistiva e filtro LC	74
Figura 45 - Protótipo em bancada sem gabinete	75
Figura 46 - Protótipo com encapsulamento	76
Figura 47 - Fonte utilizada em testes de bancada	77
Figura 48 - Tensão e corrente de entrada	77
Figura 49 - Tensão saída barramento CC	78
Figura 50 - Tensão de saída para modulação Bipolar	79
Figura 51 - Tensão de saída para modulação Bipolar	79
Figura 52 - Tensão e corrente de saída modulação Bipolar utilizando o filtro LC	80
Figura 53 - Tensão de saída para modulação Unipolar	81
Figura 54 - Tensão e corrente de saída modulação Unipolar utilizando o filtro LC	81
Figura 55 - Variac utilizado em testes de eletromagnetismo	82
Figura 56 - Diagrama conexões teste emissão conduzida	83
Figura 57 - Setup teste de emissões conduzidas	84
Figura 58 - Resultado teste emissão conduzida valor médio	85
Figura 59 - Picos de amostragem teste emissão conduzida valor médio	85
Figura 60 - Valores dos picos de amostragem teste emissão conduzida valor médio	86
Figura 61 - Valores dos picos de magnitude teste emissão conduzida valor médio	86
Figura 62 - Picos de magnitude teste emissão conduzida média	87
Figura 63 - Resultado teste emissão conduzida pico	87
Figura 64 - Início gráfico emissão conduzida valor de pico	88
Figura 65 - Frequência separação teste emissão conduzida valor de pico	88
Figura 66 - Topologia filtro PI	89
Figura 67 - Diagrama conexões segunda parte teste emissão conduzida	89
Figura 68 - Resultado teste emissão conduzida média com filtro de entrada	90
Figura 69 - Resultado teste emissão conduzida pico com filtro de entrada	90
Figura 70 - Oscilação presente no chaveamento MOSFET	91
Figura 71 - Oscilação presente no chaveamento MOSFET ampliada	92
Figura 72 - Resultado teste emissão conduzida valor médio com filtro de EMI de entrada e resistores de gate	93
Figura 73 - Resultado teste emissão conduzida valor de pico com filtro de EMI de entrada e resistores de gate	93

LISTA DE TABELAS

Tabela 1 - Especificações técnicas do inversor monofásico proposto	44
Tabela 2 – Preços Driver Supplier	52
Tabela 3 - Esforços de corrente e tensão do transistor do inversor via simulação	55
Tabela 4 - Parâmetros transistor escolhido	56
Tabela 5 – Resistência térmica entre encapsulamento e dissipador	61
Tabela 6 – Tabela comparação tensões e correntes calculadas e simuladas do retificador	67

LISTA DE ABREVIATURAS E SIGLAS

BJT	<i>Bipolar Junction Transistor</i> , Transistor Bipolar de Junção
CA	Corrente Alternada
CC	Corrente Contínua
CI	Circuito Integrado
CISPR	<i>International Special Committee on Radio Interference</i>
DSP	<i>Digital Signal Processor</i>
EMC	<i>Electromagnetic Compatibility</i> , Compatibilidade Eletromagnética
EMI	<i>Electromagnetic Interference</i> , Interferência Eletromagnética
FCC	<i>Federal Communications Commission</i>
IGBT	Transistor Bipolar de Porta Isolada
IEC	<i>International Electrotechnical Commission</i>
LISN	<i>Line Impedance Stabilization Network</i>
MOSFET	Transistor de Efeito de Campo de Óxido de Metal
NPC	<i>Neutral Point Central</i>
PWM	<i>Pulse Width Modulation</i> , Modulação por Largura de Pulso
SPWM	<i>Sine Pulse Width Modulation</i> , Modulação por Largura de Pulso Senoidal
SVPWM	<i>Space Vector Pulse Width Modulation</i> , Modulação por Largura de Pulso do Vetor Espacial

SUMÁRIO

1 INTRODUÇÃO.....	15
1.1 Justificativa.....	16
1.2 Definição do Problema.....	17
1.3 Objetivo Geral.....	18
1.4 Objetivos Específicos.....	18
1.5 Estrutura do Trabalho.....	18
2 FUNDAMENTAÇÃO TEÓRICA.....	20
2.1 Princípios de Funcionamento dos Inversores Monofásicos.....	20
2.1.1 Definição.....	20
2.1.2 Composição e Funcionamento de um Inversor Monofásico.....	21
2.1.3 Técnicas de Modulação de Largura de Pulso (PWM).....	23
2.1.3.1 Modulação Bipolar.....	25
2.1.3.2 Modulação Unipolar.....	27
2.2 Transistor.....	30
2.3 Compatibilidade Eletromagnética.....	30
2.3.1 Princípios do Eletromagnetismo.....	30
2.3.2 Radiação Eletromagnética.....	31
2.3.3 Interação de Campos Eletromagnéticos com Materiais.....	31
2.4 Interferência Eletromagnética (EMI).....	32
2.4.1 Geração de EMI em Inversores.....	32
2.4.2 Fatores que Influenciam a Geração de EMI.....	32
2.4.3 Métodos de Mitigação de EMI.....	33
2.5 Compatibilidade Eletromagnética em Conversores.....	34
2.5.1 Definição e Importância da EMC.....	34
2.5.2 Fontes de Interferência Eletromagnética nos Conversores.....	34
2.5.3 Normas e Regulações sobre EMC.....	34
2.5.4 Emissões Radiadas.....	35
2.5.5 Emissões Conduzidas.....	35
2.6 Medição de EMI.....	35
2.6.1 Medição de EMI em Laboratório.....	35
2.7 Relação entre Modulação e EMI.....	39
2.7.1 Impacto das Técnicas de Modulação na Geração de EMI.....	39
3 METODOLOGIA.....	41
3.1 Métodos aplicados.....	41
4 PROJETO DO INVERSOR MONOFÁSICO.....	43
4.1 Conversor CA-CC.....	44
4.2 Conversor CC-CA.....	47
4.2.1 Circuito de Acionamento (Gate Drivers) dos transistores.....	48
4.2.2 Especificação do Transistor aplicado ao Inversor.....	54

4.2.3 Cálculo de Perdas térmicas e escolha de dissipadores.....	56
4.3 Microcontrolador utilizado.....	62
5 RESULTADOS SIMULADOS.....	65
5.1 Conversor CA-CC.....	65
5.2 Conversor CC-CA.....	67
5.2.1 Resultado de Simulação para modulação Bipolar.....	69
4.2.2 Resultado de Simulação para modulação Unipolar.....	72
6 RESULTADOS EXPERIMENTAIS.....	75
6.1 Protótipo.....	75
6.2 Resultados experimentais do conversor CA-CC.....	76
6.3 Resultados conversor CC-CA.....	78
6.4 Resultados Experimentais de Emissão Conduzida.....	82
6.5 Análise e discussão dos resultados experimentais.....	94
7 CONSIDERAÇÕES FINAIS.....	96
7.1 Sugestões para trabalhos futuros.....	96
APÊNDICES.....	100
APÊNDICE A – LAYOUT FONTES EXTERNAS.....	101
APÊNDICE B – LAYOUT PLACA COMANDO.....	102
APÊNDICE C – LAYOUT PLACA POTÊNCIA.....	103
APÊNDICE D – DIAGRAMA ESQUEMÁTICOS.....	104
APÊNDICE E – CÓDIGO MICROCONTROLADOR.....	107

1 INTRODUÇÃO

Os inversores monofásicos são componentes essenciais em uma variedade de aplicações, desde sistemas de energia fotovoltaica até acionamentos de máquinas industriais. Eles são responsáveis por converter corrente contínua (CC) em corrente alternada (CA), permitindo a integração de fontes renováveis e o controle eficiente de cargas. No entanto, a qualidade da energia gerada por esses dispositivos está diretamente relacionada à técnica de modulação utilizada, que pode influenciar significativamente na quantidade de harmônicos injetados na rede e na compatibilidade eletromagnética (EMC) do sistema. A presença de harmônicos e ruídos eletromagnéticos pode comprometer o desempenho de outros dispositivos eletrônicos, além de exigir o uso de filtros adicionais, o que aumenta custos e complexidade do projeto (MOHAN, UNDELAND, ROBBINS, 2003).

Neste contexto, este trabalho tem como objetivo comparar e quantificar a diferença entre duas técnicas de modulação aplicadas a inversores monofásicos, com foco na compatibilidade eletromagnética. A motivação para esse estudo surge da necessidade de minimizar interferências eletromagnéticas e atender às normativas vigentes, como a norma IEC 61000-3-2, que estabelece limites para emissões harmônicas em equipamentos conectados à rede elétrica (INTERNATIONAL ELECTROTECHNICAL COMMISSION, 2018). Além disso, a escolha da técnica de modulação adequada pode reduzir a necessidade de filtros, resultando em sistemas mais compactos, eficientes e economicamente viáveis (HOLMES, LIPO, 2003).

A relevância deste trabalho está na contribuição para a otimização de projetos de inversores, especialmente no que diz respeito à EMC. A quantificação das diferenças entre as técnicas de modulação permitirá identificar aquela que proporciona menor emissão de ruído, redução de harmônicos e menor dependência de componentes de filtragem. Para alcançar esses objetivos, serão empregadas metodologias que incluem cálculos teóricos, simulações computacionais, desenvolvimento experimental em bancada e medições práticas de compatibilidade eletromagnética, seguindo procedimentos padronizados (IEEE, 2014).

Como base teórica, serão consideradas normas de compatibilidade eletromagnética, como a IEC 61000-4-7, que trata da medição de harmônicos, além

de estudos publicados em artigos científicos sobre inversores e EMC. Entre os autores de referência, destacam-se Mohan, Undeland e Robbins (2003), que abordam os fundamentos da eletrônica de potência, e Holmes e Lipo (2003), que discutem técnicas avançadas de modulação. Espera-se que os resultados deste estudo contribuam para a compreensão dos efeitos das modulações na EMC, auxiliando no desenvolvimento de conversores eletrônicos de potência mais eficientes e sustentáveis.

1.1 Justificativa

Os inversores de frequência, têm uma ampla gama de aplicações na atualidade, sendo fundamentais para o controle de velocidade e eficiência de motores elétricos em diversos setores industriais. Eles são utilizados em sistemas de ventilação, climatização, bombas e compressores, permitindo a regulação da velocidade dos motores conforme a demanda do processo, o que resulta em economia de energia e maior controle sobre o funcionamento de máquinas e equipamentos. Além disso, os inversores são essenciais na automação industrial, sendo aplicados em transportadores de produção, sistemas de irrigação e até em fontes de energia renovável, como a conversão da energia solar para a rede elétrica. A versatilidade e a eficiência dos inversores ajudam a otimizar os processos, reduzir o desgaste mecânico e aumentar a vida útil dos sistemas.

A análise de inversores e das diferentes técnicas de modulação são cruciais para assegurar o funcionamento seguro e eficiente de sistemas eletrônicos, além de permitir a quantificação dos impactos dessas modulações na compatibilidade eletromagnética. Este Trabalho de Conclusão de Curso visa contribuir para o avanço do conhecimento na área de engenharia eletrônica, fornecendo uma base sólida para o desenvolvimento de inversores que atendam às normas EMC conduzida e minimizem interferências. Além disso, os resultados práticos obtidos poderão orientar a implementação de tecnologias que otimizem o desempenho e a confiabilidade de sistemas de conversão de energia, especialmente em ambientes sensíveis à interferência eletromagnética.

1.2 Definição do Problema

A compatibilidade eletromagnética tem se tornado uma preocupação crescente no cenário tecnológico atual, especialmente devido ao aumento da complexidade dos sistemas eletrônicos e à maior integração de dispositivos em ambientes compartilhados. Dispositivos como inversores, amplamente utilizados na conversão de energia proveniente de fontes renováveis, como painéis solares, são fundamentais para a transição energética global. No entanto, esses equipamentos também são fontes significativas de interferências eletromagnéticas (EMI), que podem comprometer o desempenho e a confiabilidade de outros dispositivos eletrônicos no mesmo ambiente (MOHAN, UNDELAND, ROBBINS, 2003).

O problema das EMI é particularmente crítico em inversores, pois a qualidade da energia gerada e a eficiência do sistema dependem diretamente das técnicas de modulação empregadas. Dependendo do projeto do inversor e da estratégia de modulação utilizada, a geração de harmônicos e ruídos eletromagnéticos pode se intensificar, levando a falhas operacionais frequentes, degradação acelerada de componentes e redução da vida útil dos sistemas afetados (HOLMES, LIPO, 2003). Além disso, a presença de harmônicos na rede elétrica pode causar distorções na tensão, sobrecarga em transformadores e perdas adicionais, impactando a eficiência energética global do sistema (IEEE, 2014).

A normatização internacional, como a IEC 61000-3-2, estabelece limites rigorosos para as emissões harmônicas e interferências eletromagnéticas, visando garantir a coexistência harmoniosa de dispositivos eletrônicos em um mesmo ambiente (INTERNATIONAL ELECTROTECHNICAL COMMISSION, 2018). No entanto, atender a esses requisitos muitas vezes exige a implementação de filtros adicionais, o que aumenta o custo e a complexidade dos projetos. Portanto, é essencial estudar e desenvolver técnicas de modulação que minimizem a geração de EMI e harmônicos, garantindo maior eficiência e compatibilidade eletromagnética sem comprometer a viabilidade econômica dos sistemas.

Nesse contexto, este trabalho busca abordar o problema da EMC em inversores monofásicos, com foco na análise e comparação de técnicas de modulação que possam reduzir as emissões eletromagnéticas conduzidas e a necessidade de filtragem. A solução desse problema não apenas contribuirá para a

melhoria do desempenho e da confiabilidade dos sistemas de conversão de energia, mas também auxiliará no cumprimento das normativas internacionais, promovendo a sustentabilidade e a eficiência energética.

1.3 Objetivo Geral

O presente trabalho tem como objetivo o estudo e a análise de compatibilidade eletromagnética de um inversor monofásico, utilizando duas técnicas de modulação para comparar qual modulação possui maior impacto na EMC conduzida.

1.4 Objetivos Específicos

- a) Realizar uma revisão bibliográfica sobre os princípios de funcionamento dos inversores monofásicos e suas implicações na EMC e EMI.
- b) Desenvolver o projeto de um inversor monofásico.
- c) Simular o desempenho do inversor monofásico desenvolvido.
- d) Realizar experimentos com equipamentos de medição de EMI.
- e) Analisar os resultados experimentais e comparar as modulações testadas.

1.5 Estrutura do Trabalho

Este trabalho está organizado em seis capítulos, tratando cada um deles com o seguinte assunto:

- Capítulo 1: Demonstra a contextualização do assunto apresentado neste projeto juntamente com seus objetivos.

- Capítulo 2: Faz um breve estudo sobre conversores e contextualiza com a compatibilidade eletromagnética.
- Capítulo 3: Implementação do projeto do inversor monofásico, mostrando passo a passo com cálculos teóricos para sua construção.
- Capítulo 4: Apresenta os resultados simulados, comparando os valores com os cálculos do capítulo anterior.
- Capítulo 5: Mostra os resultados práticos com o projeto em bancada, realizando testes específicos em laboratório.
- Capítulo 6: Considerações finais e sugestões para trabalhos futuros.

2 FUNDAMENTAÇÃO TEÓRICA

Este capítulo de fundamentação teórica aborda os princípios de funcionamento dos inversores monofásicos, explorando desde os conceitos básicos de eletromagnetismo até as complexidades da EMI e EMC.


2.1 Princípios de Funcionamento dos Inversores Monofásicos

2.1.1 Definição

Os inversores são dispositivos eletrônicos essenciais para a conversão de corrente contínua (CC) em corrente alternada (CA), permitindo o fornecimento de energia a equipamentos que demandam tensão alternada. Dentro deste contexto, os inversores monofásicos são amplamente utilizados em aplicações residenciais, sistemas fotovoltaicos, equipamentos industriais de baixa potência e etc. Eles desempenham um papel fundamental em sistemas onde a geração de energia é em CC, mas o consumo exige CA, como em inversores fotovoltaicos ou sistemas de nobreak (Hart, 2011).

A figura 1 demonstra um sistema fotovoltaico com a aplicação de um inversor.

Figura 1 - Sistema fotovoltaico




2.1.2 Composição e Funcionamento de um Inversor Monofásico

Os inversores monofásicos são dispositivos eletrônicos de potência que convertem corrente contínua (CC) em corrente alternada (CA), sendo amplamente utilizados em aplicações como sistemas fotovoltaicos e acionamentos de motores. Sua operação eficiente depende da interação harmoniosa de diversos componentes, que trabalham em conjunto para garantir a confiabilidade do sistema. Os principais componentes de um inversor monofásico incluem:

- **Semicondutores de Potência:** Desempenham um papel crucial no controle e na conversão de energia elétrica, destacam-se os Transistores de Potência que são responsáveis pela comutação rápida da energia e pelo controle do sinal de saída e os diodos que garantem a proteção do circuito e possibilitam trajetórias alternativas de corrente durante as operações de comutação.
- **Filtros:** A forma de onda gerada pela comutação dos transistores é tipicamente uma onda quadrada ou modulada por largura de pulso (PWM). Para suavizar essa forma de onda e reduzir harmônicos e distorções, filtros passivos, como indutores e capacitores, são utilizados na saída do inversor.

O princípio de funcionamento de um inversor monofásico baseia-se na comutação controlada dos transistores, que alternam o estado de condução para gerar pulsos de tensão alternada. Esses pulsos são então filtrados para produzir uma onda senoidal de alta qualidade, adequada para alimentar cargas sensíveis. A figura 2 demonstra um inversor monofásico em meia ponte e a figura 3 demonstra um inversor monofásico em ponte completa.


Figura 2 - Modelo de Inversor Monofásico em Meia Ponte



Fonte: Clóvis Petry (2020).

No inversor em meia ponte, apenas dois transistores são utilizados, operando em conjunto com os diodos intrínsecos dos MOSFETs e um ponto central no barramento de tensão CC. Essa configuração é mais simples e econômica, mas limita a amplitude da tensão de saída à metade da tensão de entrada CC, o que pode ser insuficiente para aplicações que exigem maior potência ou amplitude de tensão.

Figura 3 - Modelo de Inversor Monofásico em Ponte Completa



Fonte: Do Autor (2025).

O inversor em ponte completa utiliza quatro transistores, organizados em dois braços, permitindo a geração de uma tensão de saída com amplitude igual à tensão de entrada CC. Essa topologia oferece maior flexibilidade e eficiência, sendo mais adequada para aplicações de média e alta potência, como sistemas fotovoltaicos e acionamentos de motores.

Atualmente existem outras topologias para inversores, como por exemplo, *Neutral-Point Clamped* (NPC), *Voltage Source Inverter* (VSI), inversores multiníveis, Push-Pull, entre outras, mas não serão abordadas neste trabalho.


2.1.3 Técnicas de Modulação de Largura de Pulso (PWM)

PWM (*Pulse Width Modulation*) refere-se a modulação por largura de pulso. Esta técnica de modulação é amplamente utilizada em conversores estáticos de potência e é comumente aplicada no controle de motores elétricos, aquecedores, LEDs ou luzes em diferentes intensidades e frequências.

O tempo de ativação é o tempo durante o qual a alimentação CC é aplicada à carga e o tempo de desativação é o período durante o qual a alimentação é desligada.

A forma mais simples de gerar um sinal PWM é utilizar uma onda triangular e uma fonte de tensão contínua como referência. A figura 4 representa um sinal PWM com o tempo de ativação (t_{on}), desativação (t_{off}) e o período de chaveamento (T_s), também chamado de razão de trabalho (*duty cycle*) a razão de t_{on}/T_s ou $t_{on}/(t_{on}+t_{off})$.


Figura 4 – Sinal PWM



Fonte: Eletrônica Geral (2022).

A diferença para o sinal senoidal PWM ou SPWM é que no lugar da tensão contínua é utilizado um sinal senoidal como referência (moduladora) e uma onda triangular como portadora. Ao realizar essa mudança, encontra-se na saída um sinal com *duty cycle* que varia de acordo com a comparação entre os sinais, conforme pode ser observada essa variação na figura 5.

Figura 5 – Sinal de saída SPWM Bipolar



Fonte: Do autor (2025).

A diferença entre o PWM e SPWM se dá pela frequência de saída do SPWM que fica é da portadora, ou seja, alta frequência, vide a tensão V_{ab} apresentada na figura 5. Após a filtragem, o sinal terá a mesma frequência da

moduladora, sendo ela a senóide, que para utilização em motores é 60 ou 50 Hz mas podendo ser alterada para uma aplicação específica, já para o sinal PWM a frequência de saída é definida pela frequência da onda triangular.

Neste trabalho, será utilizado um sinal SPWM nos gates dos MOSFETS para o funcionamento do inversor. Essa modulação apresenta valores menores de distorção harmônica total da corrente na carga, assim é mais fácil adequar o sistema à Distorção Harmônica Total (DHT) necessária para aplicação. A desvantagem desse método é a complexidade de implementação. Existem duas maneiras para ser implementada, a primeira que seria implementar de forma analógica, utilizando CIs e geradores de ondas, ou, no segundo caso, empregar um microcontrolador. Para esse trabalho optou-se utilizar o microcontrolador, pelo tempo de construção e pela afinidade utilizando o mesmo.


Existem mais de uma possibilidade de chaveamento utilizando a modulação por largura de pulso senoidal, e neste projeto serão abordadas duas modalidades, a modulação bipolar e a unipolar.

2.1.3.1 Modulação Bipolar

Na modulação bipolar o sinal de controle ou modulação, que neste projeto é uma senóide representada por V_{sen} , é comparado a uma onda portadora, que pode ser uma onda triangular ou dente de serra, que neste projeto será uma triangular representada por V_{tri} . A partir dessa comparação, determinam-se os instantes de chaveamento dos dispositivos do inversor, como transistores IGBT ou MOSFET (MOHAN; UNDELAND; ROBBINS, 2002). A tensão de saída do inversor em ponte completa assume dois estados principais:

1. Estado positivo (+Vcc): Quando $V_{sen} > V_{tri}$, os interruptores S1 e S4 são ligados e S2 e S3 desligados, de forma a que tensão sobre a carga é igual a +VCC, conforme demonstrado na figura 6.


Figura 6 – Chaveamento positivo Bipolar



Fonte: Clóvis Petry (2020).

2. Estado negativo (-Vcc): Quando $V_{sen} < V_{tri}$, os interruptores S2 e S3 são ligados e S1 e S4 desligados, de forma a que tensão sobre a carga é igual a -VCC, conforme demonstrado na figura 7.

Figura 7 – Chaveamento negativo Bipolar



Fonte: Clóvis Petry (2020).


A alternância entre esses dois estados resulta em uma forma de onda que oscila entre +Vcc e -Vcc (dois níveis), sintetizando a forma de onda desejada, geralmente senoidal, após filtragem. A modulação bipolar é conhecida por sua simplicidade de implementação e pela baixa distorção harmônica, especialmente quando a razão de frequência entre o sinal portador e o sinal modulado é elevada (RASHID, 2013).

Entre as principais aplicações da modulação bipolar estão os inversores de frequência, que controlam a velocidade de motores, sistemas fotovoltaicos e UPS (RASHID, 2013). Apesar das vantagens, como a simplicidade de implementação, a modulação bipolar pode gerar ruído eletromagnético devido às altas taxas de comutação e à variação de tensão entre os estados positivo e negativo. Além disso, a filtragem da forma de onda de saída para obter uma senoidal pura pode se tornar complexa, levando a necessidade de um filtro maior se comparada com modulações com mais níveis, devido à presença de harmônicas geradas pelo chaveamento (BOSE, 2002).

2.1.3.2 Modulação Unipolar

Na modulação unipolar, a tensão de saída do inversor não alterna diretamente entre $+V_{cc}$ e $-V_{cc}$, como ocorre na modulação bipolar. Em vez disso, a modulação unipolar utiliza dois sinais de controle: uma onda senoidal de referência e outra defasada em 180 graus, que são comparadas a uma portadora, geralmente do tipo triangular, como demonstra a figura 8.

Figura 8 – Sinal de saída SPWM Unipolar




Fonte: Do autor (2024).

Essa abordagem resulta em uma tensão de saída que varia entre $+V_{cc}$, 0 e $-V_{cc}$, mas sem transições diretas entre $+V_{cc}$ e $-V_{cc}$, o que reduz as harmônicas de alta frequência e melhora a eficiência do inversor (HOLMES; LIPO, 2003). Os estados possíveis para a tensão de saída são:

1. Estado positivo (+Vcc): O sinal de controle positivo é maior que a onda portadora, enquanto o sinal de controle negativo é menor.
2. Estado zero: O sinal de controle positivo é menor que a onda portadora, ou o sinal de controle negativo é maior, resultando em uma saída zero ou um valor intermediário, dependendo da topologia.
3. Estado negativo (-Vcc): O sinal de controle negativo é maior que a onda portadora, enquanto o sinal de controle positivo é menor.

Para entender cada etapa do chaveamento, a senóide azul apresentada na figura 8 será V_{sen1} , a senóide verde será V_{sen2} e a onda triangular será V_{tri} . A ativação fica da seguinte forma:


1. Estado positivo (+Vcc): A tensão de saída é igual à tensão de entrada quando $V_{sen1} > V_{tri}$ e $V_{sen2} < V_{tri}$, portanto, S1 e S4 são ligadas, conforme apresentado na figura 9.



Fonte: Clóvis Petry (2020).

2. Estado zero: A tensão de saída é igual à zero quando $V_{sen1} > V_{tri}$ e $V_{sen2} > V_{tri}$, portanto, S1 e S3 são ligadas. Nesta etapa a fonte de entrada está desconectada da saída e ocorre a desmagnetização do indutor L_o , conforme demonstrado na figura 10.


Figura 10 – Etapa 2 chaveamento Unipolar



Fonte: Clóvis Petry (2020).

3. Estado negativo ($-V_{cc}$): A tensão de saída é igual à tensão de entrada quando $V_{sen1} < V_{tri}$ e $V_{sen2} > V_{tri}$, portanto, S2 e S3 são ligadas, conforme apresentado na figura 11.


Figura 11 – Etapa 3 chaveamento Unipolar



Fonte: Clóvis Petry (2020).

4. Estado zero: A tensão de saída é igual à zero quando $V_{sen1} < V_{tri}$ e $V_{sen2} < V_{tri}$, portanto, S2 e S4 são ligadas. Nesta etapa a fonte de entrada está desconectada da saída e ocorre a desmagnetização do indutor L_o , conforme demonstrado na figura 12.

Figura 12 – Etapa 4 chaveamento Unipolar



Fonte: Clóvis Petry (2020).

Essa técnica permite que a forma de onda de saída varie entre $+V_{cc}$ e 0, ou entre 0 e $-V_{cc}$, ou seja, três níveis, o que reduz a quantidade de harmônicas de baixa frequência e facilita a filtragem para uma onda senoidal mais limpa (ERICKSON; MAKSIMOVIC, 2001).

A modulação unipolar é vantajosa em aplicações que exigem uma forma de onda de saída mais limpa, como inversores de frequência para controle de motores, sistemas de energia renovável e conversores de alta frequência (MOHAN; UNDELAND; ROBBINS, 2002). No entanto, a necessidade de dois sinais de controle e uma lógica de chaveamento mais complexa pode aumentar a complexidade do circuito. Além disso, a modulação unipolar pode exigir um esforço de comutação maior, impactando a eficiência dos dispositivos de chaveamento (RASHID, 2013).

2.2 Transistor

Os transistores MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) são componentes semicondutores amplamente utilizados em eletrônica de potência, sendo essenciais em aplicações que exigem controle de alta corrente e tensão, como conversores CC-CC, inversores, reguladores de tensão, e amplificadores de potência. O MOSFET é preferido em muitas aplicações pois permite operar em altas frequências e baixa resistência de condução (HART, 2011).

O MOSFET é um transistor controlado por tensão, diferentemente dos BJTs (Transistores Bipolares de Junção), que são controlados por corrente. A operação do MOSFET é baseada no controle da corrente entre os terminais de drain (D) e source (S) por meio de uma tensão aplicada ao terminal de gate (G). Quando uma tensão suficiente é aplicada ao gate, um canal condutor é formado entre o drain e o source, permitindo o fluxo de corrente (MOHAN; UNDELAND; ROBBINS, 2002).

2.3 Compatibilidade Eletromagnética

2.3.1 Princípios do Eletromagnetismo

O eletromagnetismo é uma área da física que estuda a interação entre campos elétricos e magnéticos, descrita pelas equações de Maxwell. Um campo

elétrico é gerado pela presença de cargas elétricas, enquanto um campo magnético é produzido por correntes elétricas ou pela variação de um campo elétrico no tempo. As quatro leis de Maxwell resumem os princípios fundamentais:

1. Lei de Gauss: Relaciona o fluxo do campo elétrico à carga elétrica total.
2. Lei de Gauss para o magnetismo: Estabelece que não existem monopolos magnéticos, ou seja, o fluxo magnético total é zero.
3. Lei de Faraday: Descreve como um campo magnético variável gera um campo elétrico.
4. Lei de Ampère-Maxwell: Mostra como correntes elétricas e campos elétricos variáveis geram um campo magnético.

Esses princípios são essenciais para entender como os campos eletromagnéticos interagem com circuitos elétricos e dispositivos eletrônicos, como inversores (SADIKU, 2020).

2.3.2 Radiação Eletromagnética

A radiação eletromagnética é uma forma de propagação de energia no espaço, composta por campos elétricos e magnéticos oscilantes e perpendiculares entre si. A frequência da radiação determina suas características, como as ondas de rádio, infravermelho, luz visível, ultravioleta, raios-X e raios gama. Nos inversores, a radiação eletromagnética é gerada principalmente pela comutação de alta frequência dos semicondutores, que cria harmônicos no espectro de frequências (PAUL, 2006). Esses harmônicos podem interferir em outros dispositivos, tornando fundamental o controle de EMI (Interferência Eletromagnética).

2.3.3 Interação de Campos Eletromagnéticos com Materiais

Os campos eletromagnéticos interagem de maneira distinta com diferentes tipos de materiais, como condutores, dielétricos e magnéticos. Nos materiais condutores, os campos elétricos induzem correntes que, por sua vez,

podem gerar perdas por aquecimento devido ao efeito Joule. Já os dielétricos têm a capacidade de armazenar energia elétrica sob a forma de polarização, mas podem também apresentar perdas devido à presença de correntes de fuga. Por outro lado, os materiais magnéticos interagem de forma intensa com campos magnéticos, sendo amplamente utilizados em componentes como núcleos de transformadores e indutores, onde essa interação é essencial para seu funcionamento adequado.

No design de inversores, a escolha dos materiais é crítica para minimizar perdas e controlar a EMI. Por exemplo, blindagens eletromagnéticas são frequentemente usadas para reduzir a radiação indesejada (OTT, 2009).

2.4 Interferência Eletromagnética (EMI)

A interferência eletromagnética (EMI) refere-se à perturbação gerada por sinais elétricos ou magnéticos que podem afetar negativamente o funcionamento de dispositivos eletrônicos. Em inversores, a EMI é uma preocupação significativa devido à natureza dos sinais de alta frequência associados ao chaveamento dos semicondutores.

2.4.1 Geração de EMI em Inversores

Os inversores geram EMI principalmente devido às transições rápidas de tensão e corrente nos dispositivos de comutação, como MOSFETs e IGBTs. Essas transições rápidas criam picos de corrente e tensões de alta frequência que se propagam por condução ou radiação. A EMI conduzida ocorre através das conexões elétricas do circuito, enquanto a EMI radiada se propaga por meio de campos eletromagnéticos para o ambiente (ZHAO et al., 2015). As consequências incluem interferências em comunicação sem fio, operação incorreta de sensores e degradação da funcionalidade de outros dispositivos eletrônicos próximos.

2.4.2 Fatores que Influenciam a Geração de EMI

A intensidade da EMI gerada pelos inversores depende de vários fatores:

1. Frequência de Comutação: Frequências de chaveamento mais altas tendem a aumentar a EMI devido à maior densidade espectral do ruído (WANG et al., 2020).

2. Técnicas de Modulação: Diferentes técnicas de modulação, como modulação por largura de pulso (PWM) unipolar ou bipolar, impactam a distribuição de frequências e, conseqüentemente, o nível de EMI gerado (BHAKTA et al., 2017).

3. Layout da Placa de Circuito Impresso: O layout físico influencia a geração de EMI, pois a proximidade inadequada de trilhas condutoras ou a falta de planos de terra eficientes pode amplificar a EMI.

4. Uso de Filtros: A ausência ou insuficiência de filtros de entrada e saída permite que frequências indesejadas se propaguem pelo sistema.

2.4.3 Métodos de Mitigação de EMI

Para reduzir ou eliminar os efeitos da EMI, diversas estratégias podem ser adotadas:

1. Filtros Passivos: O uso de filtros, como LC ou EMI, compostos por capacitores e indutores, é essencial para atenuar as componentes de alta frequência (FAN et al., 2018).

2. Melhorias do Layout da Placa de Circuito Impresso: A implementação de boas práticas de projeto, como a redução de loops de corrente e a utilização de planos de terra otimizados, minimiza a geração de EMI.

3. Redução da Taxa de Comutação (dV/dt e dI/dt): O ajuste das taxas de variação de tensão e corrente dos dispositivos de chaveamento reduz as frequências críticas que causam EMI (WANG et al., 2020).

4. Blindagem: A adoção de materiais condutivos para blindar circuitos sensíveis pode evitar a propagação de EMI radiada.

Em suma, compreender e mitigar a EMI em inversores é crucial para garantir sua conformidade com normas regulatórias e preservar a integridade dos dispositivos eletrônicos.

2.5 Compatibilidade Eletromagnética em Conversores

2.5.1 Definição e Importância da EMC

A Compatibilidade Eletromagnética refere-se à capacidade de um dispositivo ou sistema eletrônico de operar satisfatoriamente em seu ambiente eletromagnético, sem causar EMI inaceitáveis a outros dispositivos ou ser afetado por elas. No contexto de inversores monofásicos, a EMC é crucial para garantir a estabilidade e confiabilidade do sistema, além de evitar que a operação do inversor comprometa o funcionamento de equipamentos eletrônicos próximos (MONTGOMERY, 2020).

2.5.2 Fontes de Interferência Eletromagnética nos Conversores

Os inversores monofásicos são fontes significativas de EMI devido à presença de transientes rápidos e pulsos de corrente gerados durante o chaveamento de dispositivos semicondutores. Esses eventos produzem ruídos condutivos e radiados que podem interferir em circuitos sensíveis, especialmente em frequências altas. A compreensão das fontes de EMI é essencial para projetar soluções eficazes de mitigação.

2.5.3 Normas e Regulações sobre EMC

Normas e regulamentações desempenham um papel fundamental na definição de limites e métodos de medição para emissões eletromagnéticas. Entre as normas mais relevantes estão:

- **IEC 61000**: Conjunto de padrões para medição e limites de EMC em equipamentos elétricos e eletrônicos.
- **CISPR 11 e CISPR 22**: Normas que tratam da compatibilidade eletromagnética em dispositivos industriais, médicos e de informação.
- **FCC Part 15**: Regulamentação dos Estados Unidos que estabelece limites de emissões não intencionais para dispositivos eletrônicos (IEC, 2021; CISPR, 2020).

2.5.4 Emissões Radiadas

Emissões radiadas são ondas eletromagnéticas que se propagam pelo ar, na forma de ondas eletromagnéticas. Esses ruídos são gerados por correntes variáveis em circuitos, que atuam como antenas, irradiando energia para o ambiente. Em laboratório, as emissões radiadas são medidas em câmaras anecóicas ou semi-anecóicas, que minimizam reflexões e interferências externas, utilizando antenas e analisadores de espectro para captar os sinais emitidos. Essas medições avaliam a intensidade do campo eletromagnético em diferentes frequências, garantindo que o dispositivo não cause interferências prejudiciais a outros equipamentos próximos. Essas medições são essenciais para garantir que os dispositivos cumpram normas de compatibilidade eletromagnética

2.5.5 Emissões Conduzidas

As emissões conduzidas referem-se aos ruídos eletromagnéticos que se propagam através de condutores físicos trilhas de circuitos. Esses ruídos são gerados por componentes eletrônicos ou circuitos durante seu funcionamento e podem interferir no desempenho de outros dispositivos conectados à mesma rede ou barramento de alimentação. Em laboratório, as emissões conduzidas são medidas utilizando equipamentos como analisadores de espectro e redes de estabilização de impedância (LISN), que permitem isolar e quantificar os níveis de ruído presentes nos condutores. Garantindo que os dispositivos cumpram normas de compatibilidade eletromagnética, como as estabelecidas pela FCC ou CISPR, que limitam os níveis de interferência permitidos.

2.6 Medição de EMI

2.6.1 Medição de EMI em Laboratório

As câmaras anecóicas e semi-anecóicas são projetadas para isolar o dispositivo em teste de interferências externas, conforme ilustrado na figura 13 a câmara semi-anecóica presente no LabCEM, criando um ambiente controlado que permite medições precisas das emissões radiadas.

Figura 13 - Câmara Semi-Anecóica presente no LabCEM do IFSC Florianópolis




Fonte: Do autor (2024).

A diferença da câmara anecóica e uma semi-aneecóica é vista estruturalmente. A primeira possuindo todos os lados com revestimentos absorventes, já a segunda apresenta apenas alguns lados com revestimento.

Pode-se observar na figura 14 o interior dessas câmaras, que é revestido com materiais que absorvem ondas eletromagnéticas, reduzindo reflexões e simulando um espaço livre de interferências.

Figura 14 - Interior Câmara Semi-Anecóica do LabCEM do IFSC Florianópolis




Fonte: Do Autor (2024).

Outro equipamento amplamente empregado para testes de EMC é a *Line Impedance Stabilization Network* (LISN), especificamente para a medição de emissões conduzidas, que são aquelas geradas por um equipamento e transmitidas pela linha de alimentação.

A principal função da LISN é fornecer uma impedância estável na linha de alimentação durante os testes, permitindo a medição precisa das emissões de interferência conduzida sem a influência de variações nas características da rede elétrica. O circuito esquemático da LISN pode ser observado na figura 15.


Figura 15 - Circuito Esquemático LISN



Fonte: Rohde & Schwarz (2022).

A figura 16 demonstra o aparelho referente ao circuito apresentado na figura 15, sendo esse presente no laboratório do IFSC. Pode-se observar a saída para o equipamento em teste e a saída para o analisador de espectro RF-OUTPUT.

Figura 16 - LISN presente no Laboratório LabCEM IFSC Florianópolis



Fonte: Do Autor (2024).

A LISN é conectada entre a rede de alimentação e o dispositivo sob teste, onde sua porta de monitoramento fornece a saída para que o analisador de espectro registre os níveis de emissões.

Os analisadores de espectro são equipamentos utilizados para detectar e medir a intensidade das emissões eletromagnéticas em diferentes faixas de frequência. A figura 17 demonstra o equipamento.


Figura 17 - Analisador de Espectro Laboratório LabCEM IFSC Florianópolis



Fonte: Do Autor (2024).

Esses dispositivos fornecem um gráfico de amplitude das emissões em função da frequência, permitindo identificar picos de emissão que podem exceder os limites regulamentares. A figura 18 demonstra um gráfico com limites de média e quase pico com os ruídos de fundo médio e pico.

Figura 18 - Exemplo de gráfico de emissão conduzida



Fonte: Do Autor (2024).

No gráfico apresentado na figura 18, pode-se observar os limites regulamentares com a linha na cor vermelha sendo a média e a roxa sendo quase pico, e as emissões representadas com as cores azuis. Caso a radiação do objeto fique abaixo das linhas vermelha e roxa, ele estará dentro do limite pré estabelecido por norma.

2.7 Relação entre Modulação e EMI

2.7.1 Impacto das Técnicas de Modulação na Geração de EMI

As técnicas de modulação desempenham um papel fundamental na geração de interferência eletromagnética em sistemas de potência. A modulação por largura de pulso, amplamente utilizada em inversores monofásicos, é conhecida por gerar harmônicos em frequências elevadas devido à sua natureza discreta de chaveamento. Esses harmônicos podem interferir em sistemas eletrônicos adjacentes, comprometendo a EMC (MAKAROV, 2019).

Por outro lado, técnicas de modulação que utilizam chaveamento espaçado ou variação de tensão, como a modulação vetorial, podem mitigar a geração de EMI ao suavizar as transições de corrente. Além disso, a escolha da

frequência de chaveamento é um fator crucial, pois frequências mais altas podem reduzir o ruído audível, mas tendem a aumentar a densidade de EMI (LEE et al., 2020).

3 METODOLOGIA

A elaboração deste trabalho baseou-se em metodologias consolidadas e amplamente difundidas, uma vez que o objetivo principal consiste na construção de um sistema eletrônico funcional, validado por meio de teorias e métodos científicos estabelecidos. Para tanto, realizou-se uma pesquisa bibliográfica abrangente, com consulta a livros, artigos, dissertações e demais publicações de autores especializados na área de eletrônica.

Classifica-se a pesquisa como exploratória, uma vez que busca aprimorar o desenvolvimento de um sistema eletrônico e avaliar a viabilidade de seu funcionamento com base em estudos teóricos e práticos.

3.1 Métodos aplicados

A metodologia adotada neste trabalho consistiu, inicialmente, em um estudo teórico aprofundado sobre os princípios de funcionamento dos conversores CA-CC e CC-CA, bem como em estratégias de comando que envolvem diferentes técnicas de modulação por largura de pulso senoidal (SPWM). Além disso, foram investigados aspectos relacionados à harmônicas e interferências eletromagnéticas, visando compreender seus impactos e formas de mitigação.

Com base nesses estudos preliminares, procedeu-se à elaboração de projetos e simulações das estruturas do inversor e de seus circuitos auxiliares, tais como fontes de alimentação e geradores de sinais. A seleção dos componentes necessários para a construção de um protótipo foi realizada com base nos resultados obtidos nessas etapas. Para o desenvolvimento dos projetos, utilizou-se uma planilha de cálculos por meio do software Smath, enquanto as simulações foram conduzidas no ambiente PSIM. O layout das placas de circuito impresso do protótipo foi elaborado com o auxílio do software KiCad.

Paralelamente, foram desenvolvidos projetos específicos para a geração de sinais, os quais, após validação por meio de simulações, foram digitalizados para implementação no microcontrolador TMS320F28379D. A programação do código em linguagem C foi realizada no software Code Composer Studio, versão 10.3, disponibilizado pela Texas Instruments.


Após a conclusão dessas etapas, o sistema foi submetido a testes em bancada, onde cada módulo foi validado individualmente. Uma vez verificados o funcionamento e a integridade de cada módulo, procedeu-se à integração do sistema completo, permitindo a execução de testes com diferentes técnicas de modulação. Esses testes tiveram como objetivo validar o projeto como um todo, confirmando sua eficácia e desempenho conforme os parâmetros estabelecidos.

Além do desenvolvimento e implementação do controle, o projeto foi submetido a testes de emissões conduzidas no LabCEM do IFSC. A medição experimental de EMI em laboratório é um passo crítico para validar os resultados de simulação e garantir a conformidade com padrões regulatórios. O objetivo dos ensaios foi comparar o desempenho de duas técnicas de modulação aplicadas ao inversor proposto, avaliando seus efeitos sobre os níveis de ruído conduzido. Durante os testes, diferentes configurações foram analisadas, como a inserção de filtros de entrada e o uso de resistores de gate, com o intuito de investigar possíveis melhorias e na mitigação de interferências eletromagnéticas.

4 PROJETO DO INVERSOR MONOFÁSICO

Para melhor compreensão do projeto realizado, a Figura 19 ilustra o diagrama de blocos completo dos estágios de conversores e comando utilizados.

Figura 19 - Diagrama de blocos do projeto proposto



Fonte: Do autor (2024).

Inicialmente, a tensão VCA de entrada é retificada por um retificador de onda completa, que converte a tensão alternada em uma tensão CC. Esse sinal é estabilizado no barramento, garantindo uma fonte de tensão estável para a próxima etapa. No estágio seguinte, o inversor monofásico entra em ação, utilizando técnicas de modulação SPWM para converter a tensão contínua do barramento de volta em uma tensão CA na saída.

O projeto tem como expectativa atender às seguintes especificações técnicas:

Tabela 1 - Especificações técnicas do inversor monofásico proposto

Parâmetro	Valor	Unidade
Potência Nominal de Saída	150	W
Tensão Nominal de Entrada	120	Vrms
Tensão Nominal <i>Link</i> CC	170	Vcc
Corrente Nominal de Entrada	1,6	A
Tensão Nominal de Saída	90	Vrms
Corrente Nominal de Saída	1,25	Arms
Frequência Nominal	50	Hz
Frequência de Chaveamento	25	kHz


Fonte: Do autor (2024).

4.1 Conversor CA-CC

Um conversor CA-CC, comumente conhecido como retificador, tem o objetivo de produzir uma tensão ou corrente que seja puramente contínua (HART, 2012). O conversor é representado pelo retificador de onda completa juntamente com o capacitor de filtro de barramento CC da figura 19.

A topologia utilizada no projeto será um retificador de onda completa em ponte completa com filtro capacitivo, onde a Figura 20 demonstra a topologia básica do circuito.

Figura 20 - Topologia Retificador Onda Completa



Fonte: Clóvis Petry (2020).

Para verificar qual diodo escolher para o projeto e para os próximos tópicos, devem ser realizados alguns cálculos de acordo com as especificações técnicas apresentadas na tabela 1.

Primeiramente, deve-se definir o ripple para a tensão de saída do retificador. Foi adotada uma ondulação na tensão de saída de 5%. Como a tensão nominal de entrada é de 120 Vrms, esse será o valor máximo atingido, permitindo assim determinar a tensão mínima do retificador.

As equações foram baseadas em Petry(2012).

(1)

$$V_{min} = V_{max}(1 - 5\%) \quad (1)$$

$$V_{min} = 120\sqrt{2} - 120\sqrt{2} \times 5\%$$

$$V_{min} = 161,20 \text{ V}$$

A fim de calcular a corrente dos diodos, precisa-se verificar a potência que o retificador irá processar, uma vez que o mesmo é a entrada do inversor no sistema proposto neste trabalho . Considerando que o inversor terá um rendimento

de 90% e sua potência de saída será 150 W, pode-se determinar a potência total do projeto.

$$P_{retificador} = \frac{P_{inversor}}{0,9} \quad (2)$$

$$P_{retificador} = \frac{150}{0,9}$$

$$P_{retificador} = 166,667 \text{ W}$$

Para ser realizada a simulação do retificador projetado de forma separada no sistema, ou seja, sem o inversor e com a potência necessária para o mesmo, pode-se encontrar o valor da resistência de carga por meio da equação 3, sendo empregado o valor médio da tensão de saída do retificadora, a média entre o valor máximo e valor mínimo do ripple.

$$R_{retificador} = \frac{V_{retificador}^2}{P_{retificador}^2} \quad (3)$$

$$R_{retificador} = \frac{165,45^2}{166,667}$$

$$R_{retificador} = 164,25 \Omega$$

Após calcular a potência total do projeto, é viável determinar o valor do capacitor para o filtro do retificador.

$$C = \frac{P_{retificador}}{f \times (V_{max}^2 - V_{min}^2)} \quad (4)$$

$$C = \frac{166,667}{60 \times ((120\sqrt{2})^2 - 161,20^2)}$$

$$C = 986,933 \mu F$$

Foi definido um capacitor de 1.000 uF/250V - B43504 (EPCOS), que irá suprir a demanda do projeto.

Com o valor da capacitância definido, pode-se encontrar o valor da corrente de pico nos diodos, para se escolher o componente.

$$t_c = \frac{\arccos\left(\frac{V_{min}}{V_{max}}\right)}{2\pi f} \quad (5)$$

$$t_c = 0,0008 \text{ s}$$

$$I_{Dmax} = \frac{2 \times C}{t_c} (V_{max} - V_{min}) \quad (6)$$

$$I_{Dmax} = \frac{2 \times 0,001}{0,0008} (120\sqrt{2} - 161,20)$$

$$I_{Dmax} = 19,8805 \text{ A}$$

Após calculado o valor da corrente máxima no diodo, pode-se calcular a corrente média no diodo utilizando os valores encontrados nas equações 5 e 6.

$$t_r = \frac{1}{f} \quad (7)$$

$$t_r = \frac{1}{60}$$

$$t_r = 0,016667 \text{ s}$$

$$I_{Dmed} = \frac{1}{2} \times \frac{I_{Dmax} \times t_c}{t_r} \quad (8)$$

$$I_{Dmed} = \frac{1}{2} \times \frac{19,8805 \times 0,0008}{0,016667}$$

$$I_{Dmed} = 0,477 \text{ A}$$

A fim de especificar o diodo para o retificador, precisa-se conhecer a tensão máxima reversa aplicada ao mesmo, que será determinada como a tensão de pico de entrada, portanto será $120\sqrt{2}$.


Com as especificações do diodo definidas foi definido o 1N5404, pois atende às necessidades do projeto possuindo uma tensão máxima reversa de 400 V e tensão RMS de entrada de 280 Vrms. Corrente média de 3 A e corrente de pico até 200 A.

4.2 Conversor CC-CA

O inversor monofásico é projetado para converter a tensão de entrada CC em uma tensão de saída CA monofásica. Para isso, ele utiliza dispositivos semicondutores de potência, como transistores IGBT ou MOSFET, que operam em

alta frequência para sintetizar uma onda CA na saída (ERICKSON; MAKSIMOVIC, 2001). O processo de conversão envolve o chaveamento dos dispositivos semicondutores de forma controlada, de modo que a tensão de saída varie de acordo com a forma de onda desejada, geralmente uma senóide. A figura 21 demonstra a topologia do inversor em desenvolvimento, ponte completa.

Figura 21 - Topologia Inversor ponte completa



Fonte: Do Autor (2024).

Para melhor compreensão do seu funcionamento, serão apresentados os tópicos para a construção e funcionamento do inversor, separados por ativação (gate driver), a chave utilizada (transistor), dissipador para a potência determinada e a eletrônica de sinais para realizar o chaveamento.

4.2.1 Circuito de Acionamento (Gate Drivers) dos transistores

A necessidade de gate drivers isolados se dá, devido aos transistores não compartilharem a mesma referência do circuito. Tipicamente, a referência do inversor apresentado no Figura 22 é situada na parte negativa da fonte CC de


entrada. Assim, o pino de source dos transistores S1 e S3, na parte superior do circuito, não estão conectados na referência do circuito, diferentemente dos transistores S2 e S4, na parte inferior. Desta forma, é necessário um sistema para garantir que o V_{gs} dos transistores não seja flutuante, mas sim o valor necessário para sua ativação.

A princípio, seria necessário implementar este circuito apenas para as chaves da parte superior do circuito. No entanto, para atingir uma melhor simetria do sinal e também para um melhor comando das chaves, deve-se implementar este circuito de acionamento nos 4 transistores do inversor. Com a utilização de drivers, estes possuem um delay interno na faixa de nanossegundos e, caso fosse implementado apenas nas chaves superiores, poderia ocorrer erro de ativação devido a esse delay, o que poderia ser crítico para o circuito.

Uma pergunta plausível é como funciona um gate driver, quais componentes são utilizados e como encontrar um para tal aplicação; contudo, esses aspectos serão explicados a seguir.

Para alimentar o driver, precisa-se de uma fonte que geralmente usa 15 V. Essa fonte é conectada a um CI oscilador, e a saída passa por um capacitor para retirar o offset da onda. Cada driver tem que ter sua própria fonte isolada, e o transformador isolador cuida disso, retificando a onda quadrada e transformando em 15 VCC. Este nível de tensão alimenta o optoacoplador, que provém a isolação do circuito e aplica a tensão V_{gs} adequada para os Mosfets abrirem e fecharem. O diagrama para a construção do driver é demonstrado na figura 22.


Figura 22 – Modelo Driver inicial



Fonte: Do autor (2024).

Existe uma forma mais eficiente e compacta de montar o circuito, utilizando uma fonte isolada disponível no mercado. Dessa forma, o circuito se torna mais compacto e é conectado diretamente ao driver com o optoacoplador, necessitando apenas que todas as fontes sejam alimentadas com 12 V, como demonstra a figura 23.

Figura 23 – Modelo Driver para construção



Fonte: Do autor (2024).

Como o projeto em desenvolvimento é destinado a testes, a utilização de um inversor modular é vantajosa, pois facilita a identificação e correção de eventuais falhas de funcionamento.

Algumas empresas, como a Texas Instruments e a Mouser, oferecem drivers prontos para venda. No entanto, é necessário dispor de fontes isoladas para cada driver, como, por exemplo, na figura 24 onde mostra uma fonte isolada da RECOM.


Figura 24 - Fonte Isolada RECOM



Fonte: Mouser (2024).

A empresa Supplier fornece todos os componentes em módulos separados, incluindo drivers únicos ou duplos (capazes de acionar um ou dois MOSFETs) como demonstra a figura 25, fontes isoladas para até dois drivers e retificadores isoladores de forma independente. A tabela 2 demonstra os valores dos módulos cotados para o segundo semestre de 2024.

Figura 25 - Driver duplo Isolado Supplier



Fonte: Supplier (2024).

A tabela 2 demonstra os valores dos módulos do fornecedor Supplier cotados no segundo semestre de 2024.

Tabela 2 – Preços Driver Supplier


Componente	Código Componente	Preço Supplier (R\$/un)	Quantidade	Total (R\$)
Driver Duplo Isolado	DRO100D25A	640,00	2	1.280,00
Fonte Chaveada 2 canais Isolados	DS320-08A	180,00	1	180,00
Transformador de Pulso	TRM480D20A	55,00	2	110,00
Compra total Drivers	-	-	-	1570,00

Fonte: Do autor (2024).

No trabalho, foi desenvolvido um driver isolado utilizando como base o Gate-Driver do projeto desenvolvido pela IBEPE, que incorpora um optoacoplador interno, juntamente com uma fonte isolada, visando reduzir o tamanho da placa e garantir a modularidade do sistema. O diagrama esquemático do driver que será utilizado é apresentado na figura 26.

A fonte isolada requer uma alimentação linear entre +12 V e +24 V. Como o componente utilizado já possui isolamento, é necessário apenas uma fonte externa para alimentar todos os drivers. Para essa finalidade, utiliza-se uma fonte chaveada compacta, com tensões de entrada variando entre 100 e 240 VCA, capaz de fornecer até 250 mA a uma tensão de 12 V $\pm$ 0,1 V, sendo facilmente encontrada no mercado nacional. A placa do driver que será utilizado é apresentada na figura 27.

Figura 27 - PCI Driver utilizado no projeto



Fonte: Do autor(2024).

4.2.2 Especificação do Transistor aplicado ao Inversor

Tendo calculado a tensão do barramento CC, juntamente com a índice de modulação definida de acordo com a programação, é possível determinar o valor eficaz da tensão na carga.

$$V_{carga_RMS} = \frac{\left(\frac{V_{max} + V_{min}}{2} \right) \times 0,8}{\sqrt{2}} \quad (9)$$

$$V_{carga_RMS} = \frac{\left(\frac{120\sqrt{2} + 161,20}{2} \right) \times 0,8}{\sqrt{2}}$$

$$V_{carga_RMS} = 93,5958 \text{ V}$$

Após calcular a tensão eficaz de carga, é viável determinar a resistência de saída ou carga do projeto

$$R_{carga} = \frac{V_{carga}^2}{P_{carga}} \quad (10)$$

$$R_{carga} = \frac{93,5958^2}{150}$$

$$R_{carga} = 58,4974 \Omega$$

A resistência da carga para serem realizados os testes experimentais será empregado 60 Ω.

Com a tensão de carga, pode-se determinar o valor eficaz da corrente da carga de acordo com a resistência desejada

$$I_{carga} = \frac{V_{carga}}{R_{carga}} \tag{11}$$

$$I_{carga} = \frac{93,5958}{60}$$

$$I_{carga} = 1,56\text{ A}$$

Para selecionar o transistor adequado ao projeto, é necessário determinar parâmetros críticos que garantam o correto funcionamento do componente sob as condições operacionais do circuito. Devido à complexidade dos cálculos, especialmente em razão do chaveamento por modulação por largura de pulso senoidal (SPWM), que possui um *duty cycle* variável, parâmetros como a corrente média, a corrente eficaz, a corrente de pico e a tensão entre dreno e source quando a chave está desligada (VDS_off) foram obtidos por meio de simulações numéricas. Esses valores são essenciais para assegurar que o transistor suporte a condição mais crítica do projeto. A Tabela 3 apresenta todos os cenários possíveis do projeto.

Tabela 3 - Esforços de corrente e tensão do transistor do inversor via simulação

Cenário	Corrente Média	Corrente Eficaz	Corrente de Pico	VDS_off
Funcionamento a 2 níveis sem filtro de saída	1,34 A	1,90 A	2,83 A	170 V
Funcionamento 3 níveis sem filtro de saída	0,70 A	1,39 A	2,83 A	170 V
Funcionamento 2 níveis com filtro de saída	0,57 A	1,02 A	2,33 A	170 V
Funcionamento 3 níveis com filtro de saída	0,57 A	1,02 A	2,28 A	170 V

Fonte: Do autor (2024).

Para a tensão VDS_off, foi aplicado um fator de segurança de 50% sobre o valor encontrado, resultando em 255 V. Essa margem adicional visa garantir a robustez do projeto, protegendo o transistor contra possíveis picos de tensão que

possam ocorrer durante o chaveamento. O transistor que será utilizado no projeto será o SiHP18N50C pois ele atende às especificações, com seus parâmetros apresentados na tabela 4.

Tabela 4 - Parâmetros transistor escolhido

Transistor	Tensão Ruptura	Corrente Dreno	Resistência de Condução	Rise Time	Fall Time
SiHP18N50C	560 V	11 A	0,225 Ω	27 ns	44 ns

Fonte: Do autor (2024).

4.2.3 Cálculo de Perdas térmicas e escolha de dissipadores

A fim de verificar se será necessário adicionar dissipador no projeto, precisa-se efetuar os cálculos de perdas e térmicos dos transistores. Valores como a resistência de dreno para source quando transistor está conduzindo ($R_{ds(on)}$), tempo de subida na comutação do transistor (t_r) e tempo de descida na comutação do transistor (t_f) são dados pelo datasheet do componente. As equações de perdas por condução, comutação e total do transistor MOSFET, são apresentadas em (12), (13) e (14), respectivamente. .


$$P_{condução,mosfet} = R_{ds(on)} \times I_{S_{rms}}^2 \quad (12)$$

$$P_{comutação,mosfet} = \frac{f}{2} \times (t_r + t_f) \times I_{S_{pico}} \times V_{ds,off} \quad (13)$$

$$P_{mosfet} = P_{condução,mosfet} + P_{comutação,mosfet} \quad (14)$$

Com o intuito de calcular a perda de condução no MOSFET, equação (12), é preciso encontrar o valor de $R_{ds(on)}$ por meio do datasheet do componente. A figura 28 demonstra um gráfico onde é demonstrado o valor da resistência dreno-source normalizada em função da temperatura de junção.

Figura 28 – Resistência dreno-source Normalizado



Fonte: Vishay (2025).

Foi definido para o projeto uma temperatura de junção máxima de 120 °C, portanto, encontra-se no gráfico o fator de correção de 2,2 que deve ser multiplicado com o R_{ds(on)} 0,225 Ω fornecido para encontrar a resistência em 120 °C.

Utiliza-se o pior caso de corrente eficaz retirado da tabela 3 para calcular as perdas do MOSFET, sendo 1,90 A. Com a equação (12), pode-se encontrar o seguinte valor de perdas por condução do transistor.

$$P_{condução,mosfet} = R_{ds(on)} \times I_{S_rms}^2 \quad (12)$$

$$P_{condução,mosfet} = (0,225 \times 2,2) \times 1,90^2$$

$$P_{condução,mosfet} = 1,787 \text{ W}$$

Visualizando o datasheet na seção de especificações dinâmicas consegue-se encontrar os valores do tempo de subida (tr) e tempo de descida (tf), sendo respectivamente 27 ns e 44 ns. A frequência utilizada para os cálculos será de 25 kHz para encontrar a máxima dissipação nas chaves.

Utilizando a equação (13), com o valor da corrente de pico retirado da tabela 3 no pior caso, sendo 2,83 A, o seguinte valor de perdas de comutação é encontrado no transistor.

$$P_{comutação,mosfet} = \frac{f}{2} \times (t_r + t_f) \times I_{S_pico} \times V_{ds,off} \quad (13)$$

$$P_{comutação,mosfet} = \frac{25000}{2} \times (27 \times 10^{-9} + 44 \times 10^{-9}) \times 2,83 \times 120\sqrt{2}$$

$$P_{comutação,mosfet} = 0,426 W$$

Com as perdas calculadas, é viável encontrar a perda total em 1 MOSFET com a equação (11).

$$P_{mosfet} = P_{condução,mosfet} + P_{comutação,mosfet} \quad (14)$$

$$P_{mosfet} = 1,787 + 0,426$$

$$P_{mosfet} = 2,213 W$$


Para testes será posto um filtro LC, isso ocasionará uma corrente no diodo interno do transistor que irá gerar perda e deve ser considerada no cálculo do dissipador. A função (15) descreve as perdas do diodo em um modelo de fonte de tensão (V_{to}) e um resistor R_d , que representa uma aproximação do modelo real do diodo.

$$P_{diodo} = V_{to} \times I_{Dmed} + r_d \times I_{Drms}^2 \quad (15)$$

O valor de V_{to} , que se refere a tensão limiar do diodo em entrada de condução, será utilizado 0,4 V.

A resistência dinâmica do diodo (r_d) é uma medida da variação da tensão em relação à corrente no componente. Essa resistência pode ser aproximada de forma linear em regiões onde a variação da corrente é pequena, o que simplifica seu cálculo. Para determinar o valor de r_d , utiliza-se uma aproximação baseada na análise da curva característica do diodo. É necessário recorrer ao gráfico fornecido no datasheet do componente, apresentado na Figura 29.


Figura 29 – Tensão direta source-dreno



Fonte: Vishay (2025).

Pegando 2 pontos na curva de 150 °C e fazendo uma média para encontrar uma reta, é possível encontrar r_d , exemplificado na figura 30.

Figura 30 – Valores utilizados para Tensão direta source-dreno



Fonte: Vishay (2025).

$$r_d = \frac{x_2 - x_1}{y_2 - y_1} = \frac{0,68 - 0,48}{10 - 1} = 0,025 \, \Omega \quad (16)$$

Com a ferramenta de simulação do PSIM, consegue-se determinar especificamente qual a corrente que passa no diodo, a fim de determinar a corrente média e eficaz. Os valores encontrados foram respectivamente 0,276 A e 0,657 A. Com os valores determinados, aplica-se na função (15).

$$P_{\text{diodo}} = V_{to} \times I_{Dmed} + r_d \times I_{Drms}^2 \quad (15)$$

$$P_{diodo} = 0,4 \times 0,276 + 0,025 \times 0,657^2$$

$$P_{diodo} = 0,1212 \text{ W}$$

Após encontrar as perdas no transistor, pode-se calcular a resistência do dissipador para o ambiente com as equações (17) e (18).

$$R_{ja} = \frac{T_j - T_a}{(P_{mosfet} + P_{diodo})} \quad (17)$$

$$R_{da} = R_{ja} - R_{jc} - R_{cd} \quad (18)$$

Para possuir um contexto das variáveis apresentadas na equação (17), a resistência térmica de junção a ambiente (R_{ja}) é a resistência térmica entre a junção do transistor e o ambiente externo, sendo um fator importante na dissipação de calor do dispositivo. A temperatura da junção (T_j) representa a temperatura interna do transistor, enquanto a temperatura ambiente (T_a) corresponde à temperatura do ambiente externo onde o dispositivo está localizado, como o ar ao redor do equipamento ou o espaço em que ele está instalado.

Na equação (18) é apresentada as seguintes variáveis, a resistência térmica de junção e dissipador (R_{da}) se refere à resistência térmica entre o dissipador e o ambiente, enquanto a resistência térmica de junção a case (R_{jc}) é a resistência térmica entre a junção do transistor e o invólucro (case) do transistor. Por fim, a resistência térmica de case a dissipador (R_{cd}) indica a resistência térmica entre o case do transistor e o dissipador de calor, sendo essencial para a eficiência do sistema de resfriamento. Essas resistências térmicas são fundamentais para o cálculo da dissipação de calor e o controle térmico de dispositivos eletrônicos.

Para utilizar a equação (17), precisa-se da temperatura de junção e a temperatura ambiente. O datasheet mostra que a temperatura de junção máxima do MOSFET é de 150 °C, porém, será utilizado 80% desse valor, para se ter uma margem de segurança, encontrando 120 °C de temperatura de junção.

A temperatura ambiente foi determinada em 45 °C pois o inversor será colocado dentro de uma case, podendo assim aumentar sua temperatura interna. Por questão mecânica e de facilidade de montagem do inversor, serão colocados 2

transistores em 1 dissipador, portanto as perdas serão multiplicadas por 2. Com os valores determinados utiliza-se a função (17).

$$R_{ja} = \frac{T_j - T_a}{2 \times (P_{mosfet} + P_{diodo})} \quad (17)$$

$$R_{ja} = \frac{120 - 45}{2 \times (2,213 + 0,1212)}$$

$$R_{ja} = 16,065 \text{ } ^\circ\text{C/W}$$

Com o valor de resistência térmica entre junção e ambiente calculado, é necessário encontrar R_{jc} e R_{cd} para utilizar a equação (18). A resistência entre junção e encapsulamento é dada pelo fornecedor no datasheet, neste caso é de 1 $^\circ\text{C/W}$.

A resistência entre encapsulamento e dissipador foi considerada 2,5 $^\circ\text{C/W}$ a partir da tabela 5. O encapsulamento do transistor é o TO-220 e será utilizada uma mica juntamente com bucha isolante e pasta térmica.

Tabela 5 – Resistência térmica entre encapsulamento e dissipador

Tipo de cápsula	Tipo de isolador	R _{tcd} (°C/W)	
		c/ pasta	s/ pasta
TO - 3	s/ isolador teflon mica	0,1	0,3
		0,7 a 0,8	1,25 a 1,45
		0,5 a 0,7	1,2 a 1,5
TO - 66	s/ isolador mica mylar	0,15 a 0,2	0,4 a 0,5
		0,6 a 0,8	1,5 a 2,0
		0,6 a 0,8	1,2 a 1,4
TO - 220AB	s/ isolador mica	0,3 a 0,5	1,5 a 2,0
		2,0 a 2,5	4,0 a 6,0

Fonte: FEEC-UNICAMP (2009).

Com os valores definidos, podemos utilizar a equação (18) apresentada anteriormente.


$$R_{da} = R_{ja} - R_{jc} - R_{cd} \quad (18)$$

$$R_{da} = 16,065 - 1 - 1,5$$

$$R_{da} = 13,565 \text{ } ^\circ\text{C/W}$$

Agora com o valor da resistência térmica entre dissipador e ambiente, pode-se encontrar um dissipador que atenda as necessidades do projeto. Analisando o catálogo do fabricante HS Dissipadores encontra-se o modelo HS 7021, conforme ilustrado na figura 31.

Figura 31 – Dissipador HS 7021



Fonte: HS Dissipadores (2024).

O valor no catálogo da resistência térmica do dissipador é, por padrão, dado em 4 polegadas de altura, e em utilizando uma altura diferente, deve ser feita a correção da resistência térmica, segundo os valores apresentados pelo fabricante. O dissipador comercial encontrado para compra possui uma altura de 35 mm e o fator de correção para tal altura é de 1,705. Assim, multiplica-se o fator de correção pela resistência térmica dado no catálogo, conforme equação (19).

$$4,48\text{ °C/W} \times 1,705 = 7,6384\text{ °C/W} \quad (19)$$

O valor corrigido atende as necessidades pois 7,6384 °C/W é menor do que o calculado pela equação (18) de 13,565 °C/W, o que atende com margem de segurança para o projeto do inversor

4.3 Microcontrolador utilizado

O projeto necessita de alguns pré-requisitos na escolha do microcontrolador. Para a geração dos sinais para a modulação unipolar precisa-se de 4 saídas PWM, 2 sinais PWM principais junto com seus complementares. Um ponto importante é possuir sincronismo dos sinais gerados e tempo morto incluso, produzindo segurança para dar tempo do transistor comutar por completo. Ter a

possibilidade de gerar o SPWM com frequência de 25 kHz, isso gera uma necessidade de uma boa resolução, precisando ser igual ou maior de 12 bits.

A frequência de chaveamento de 25 kHz foi selecionada para o inversor devido ao seu equilíbrio dimensionamento de componentes e eficiência. Mantém as perdas por chaveamento em níveis aceitáveis para semicondutores como MOSFETs, pois a frequência está relacionada a perdas de comutação. Além disso, valores na faixa acima de 10 kHz permitem a utilização de indutores e capacitores menores no filtro de saída, reduzindo custos e volume do sistema sem comprometer a eficiência. A escolha também considera a mitigação de interferências eletromagnéticas (EMI), já que frequências excessivamente elevadas exigiriam filtragem mais complexa. Assim, os 25 kHz representam um valor tecnicamente viável.


O microcontrolador utilizado para a geração dos sinais de chaveamento foi o TMS320F28379D, apresentado na figura 8. Faz parte da família C2000 da Texas Instruments, uma linha de processadores digitais de sinais (DSPs) otimizados para controle em tempo real, sendo amplamente utilizados em aplicações como inversores, controle de motores, fontes chaveadas e sistemas embarcados industriais.

De acordo com a Texas(2024), esse dispositivo possui dois núcleos de processamento C28x, operando a uma frequência de até 200 MHz, o que permite a execução eficiente de algoritmos de controle avançados. Além disso, conta com unidades especializadas, como o *Trigonometric Math Unit* (TMU), que acelera cálculos trigonométricos, e a *Floating-Point Unit* (FPU), que otimiza operações de ponto flutuante em 32 bits.

Para melhorar o processamento paralelo e reduzir a carga da CPU principal, o DSP inclui um *Control Law Accelerator* (CLA), capaz de executar tarefas de controle de forma independente. Esse recurso é especialmente útil em aplicações que demandam alta velocidade de resposta, como o controle de motores e inversores de potência.

Na parte de temporização e geração de sinais, o TMS320F28379D possui até 24 módulos Enhanced PWM (ePWM), permitindo a implementação precisa de estratégias de modulação. O microcontrolador utilizado é apresentado na figura 32.

Figura 32 - DSP TMS320F28379D



Fonte: Texas Instruments (2024).

5 RESULTADOS SIMULADOS


Neste capítulo serão apresentados e discutidos os resultados obtidos através de simulação computacional realizada no software PSIM a partir dos valores projetados na tabela 1

5.1 Conversor CA-CC

Com o esquemático do retificador de onda completa com filtro capacitivo apresentado na figura 33, será verificada a tensão do barramento CC de saída (voltímetro Vout).

O valor da entrada será 120 VCA rms, porém, o software PSIM solicita a tensão de pico da senóide, que será aproximadamente 170 V.


Figura 33 – Esquemático retificador onda completa



Fonte: Do autor (2024).

A forma de onda da ondulação da tensão do barramento CC do inversor é vista pelo voltímetro Vout é apresentado na figura 34.

Figura 34 – Tensão barramento CC do inversor




Fonte: Do autor (2024).

A partir dos resultados de simulação encontra-se o valor máximo e mínimo dos valores de tensão, que serão apresentados na tabela 6.

A corrente no diodo da ponte retificadora é apresentada na figura 35.

Figura 35 – Corrente diodo retificador



Fonte: Do autor (2024).

A partir dos resultados de simulação encontra-se o valor máximo e médio dos valores de corrente, que serão apresentados na tabela 6.

Tabela 6 – Tabela comparação tensões e correntes calculadas e simuladas do retificador

Parâmetro	Calculada	Simulada	Erro
Tensão Máxima saída	170 V	169,99 V	0,006 %
Tensão Mínima saída	161,5 V	162,38 V	0,544 %
Corrente Máxima diodo	19,88 A	19,85 A	0,151 %
Corrente Média diodo	0,477 A	0,498 A	4,402 %

Fonte: Do autor (2025).

O valor mínimo esperado a partir dos cálculos seria 161,5 V, o valor encontrado via simulação foi de 162,385 V. Atendendo as expectativas.


O valor calculado para corrente de pico foi de 19,88 A, o valor encontrado via simulação foi de 19,86 A. Já o valor de corrente média calculado foi de 0,477 A, o valor encontrado via simulação foi de 0,498 A.

5.2 Conversor CC-CA

A figura 36 apresenta o esquemático do inversor monofásico utilizado na simulação. A saída analisada será V0, sendo a tensão no resistor calculado de 60 Ω calculada na seção 3.1.

Os sinais SPWM serão conectados em G1, G2, G3 e G4, cada um com seu respectivo sinal de acordo com a modulação desejada.

Figura 36 – Esquemático inversor monofásico



Fonte: Do autor (2024).

Em um primeiro momento será utilizado apenas carga resistiva, mas para verificar a onda senoidal e para testes futuros será implementada uma carga R com filtro LC. Esses valores são definidos a partir de Dal Pupo(2015), onde encontra-se equações (20), (21) e (22) que pode-se utilizar para encontrar o valor do filtro de saída do inversor.

$$\zeta = \frac{1}{2R_o} \times \sqrt{\frac{L_f}{C_f}} \quad (20)$$

$$C_f = \frac{1}{4\pi \times \zeta \times f_o \times R_o} \quad (21)$$

$$L_f = \frac{1}{(2\pi \times f_o)^2 \times C_f} \quad (22)$$

onde, C_f é o capacitor do filtro, L_f é o indutor do filtro e ζ é o fator de amortecimento.

Segundo Dal Pupo (2015, p. 55), “ Adota-se um valor para o fator de amortecimento (ζ) não inferior a 0,707 e não superior a 1 e a frequência de ressonância (f_o) deve ficar uma década abaixo da frequência de comutação e uma década acima da frequência fundamental da tensão de saída do inversor (tipicamente, 60 Hz).”

Portanto, adota-se um valor para o fator de amortecimento de 0,8 e a frequência de ressonância sendo 2500 Hz, uma década abaixo da frequência de chaveamento de 25 kHz, podemos encontrar o capacitor do filtro (C_f) com a equação (21).

$$Cf = \frac{1}{4\pi \times \zeta \times fo \times Ro} \quad (21)$$

$$Cf = \frac{1}{4\pi \times 0,8 \times 2500 \times 60}$$

$$Cf = 663,15 \text{ nF}$$

Para o capacitor do filtro encontrado, será utilizado 680 nF. Tendo o valor do capacitor definido, pode-se encontrar o valor do indutor do filtro (Lf) com a equação (22).

$$Lf = \frac{1}{(2\pi \times fo)^2 \times Cf} \quad (22)$$

$$Lf = \frac{1}{(2\pi \times 2500)^2 \times 680 \times 10^{-9}}$$

$$Lf = 5,96 \text{ mH}$$

O indutor será construído manualmente com o núcleo EE42/15, 220 voltas do fio 22 AWG. Para confirmar o valor do fator de amortecimento com os valores agora conhecidos, utilizamos a equação (20).

$$\zeta = \frac{1}{2Ro} \times \sqrt{\frac{Lf}{Cf}} \quad (20)$$

$$\zeta = \frac{1}{2 \times 60} \times \sqrt{\frac{5,96 \times 10^{-3}}{663,15 \times 10^{-9}}}$$


$$\zeta = 0,79$$

O valor do fator de amortecimento se aproxima do esperado. O valor dos componentes do filtro LC será composto por um indutor de 5,9mH e capacitor de 680 nF.

5.2.1 Resultado de Simulação para modulação Bipolar

Neste tópico será abordada apenas a saída bipolar do circuito. A figura 37 apresenta a tensão na saída do inversor (carga).

Figura 37 – Saída tensão inversor com modulação bipolar e carga resistiva




Fonte: Do autor (2024).

Observa-se que a saída varia entre +VCC a -VCC, ou seja, em dois níveis.

A fim de verificar os harmônicos presentes nessa forma de onda, utiliza-se a função presente no PSIM chamada FFT, que apresenta a figura 38.


Figura 38 - Harmônicos saída inversor para a modulação bipolar com carga resistiva



Fonte: Do Autor (2024).

A fim de verificar o valor da frequência do primeiro harmônico, amplia-se a figura 38, obtendo-se, assim, a figura 39.

Figura 39 - Frequência primeiro harmônico para a modulação bipolar aplicada ao inversor




Fonte: Do autor (2024).

Nota-se que na modulação bipolar, a frequência de chaveamento está em 25 kHz e a primeira harmônica é presente também em 25 kHz.

Para melhorar a visualização da tensão senoidal na figura 37, será posto um filtro LC junto com a carga resistiva, conforme apresentado no tópico anterior. A figura 40 demonstra a tensão de saída filtrada.

Figura 40 – Saída tensão inversor com modulação bipolar com carga resistiva e filtro LC




Fonte: Do autor (2024).

Consegue-se observar que com a aplicação do filtro que a tensão de saída do inversor apresentada se aproxima muito de uma senóide como o esperado.

4.2.2 Resultado de Simulação para modulação Unipolar


Será abordado neste tópico apenas a saída com modulação unipolar do inversor proposto. A figura a 41 apresenta a tensão de saída do inversor sobre a carga resistiva.



Fonte: Do autor (2024).

Agora nota-se a diferença entre o chaveamento bipolar e unipolar. A saída vai de +VCC a 0 e de 0 a -VCC, ou seja, três níveis.


Com a ferramenta FFT, obtém-se o gráfico das harmônicas presentes, demonstrado na figura 42.



Fonte: Do Autor (2024).

Nota-se uma grande diminuição entre os harmônicos da figura 42 (unipolar) com a figura 38 (bipolar), isso se dá pela diferença de dois níveis da bipolar para os três níveis da unipolar, pois a onda com três níveis se assemelha mais com uma senoidal. A fim de verificar o valor da frequência do primeiro harmônico, amplia-se a figura 42, obtendo-se, assim, a figura 43.

Figura 43 - Frequência primeiro harmônico modulação unipolar



Fonte: Do Autor (2024).

Percebe-se que na modulação unipolar, a frequência de chaveamento está em 25 kHz e a primeira harmônica é presente em 50 kHz, o dobro do valor do chaveamento.

Na modulação unipolar, o sinal modulado oscila apenas entre 0 e um valor positivo ou negativo. Isso significa que a forma de onda da portadora tem apenas uma transição a cada ciclo de chaveamento. A primeira harmônica aparece duas vezes a frequência de chaveamento. Isso ocorre porque o ciclo completo da portadora é formado apenas por meio de pulsos positivos, ou seja, a frequência do sinal é o dobro da frequência de chaveamento.


Na modulação bipolar, a portadora alterna entre valores positivos e negativos. Isso cria uma simetria no sinal, com transições tanto para o lado positivo quanto para o negativo a cada ciclo de chaveamento. A primeira harmônica aparece na frequência de chaveamento devido a essa simetria.

Isso pode ser visualizado em como é feito o chaveamento, na figura 3 pode-se separar o circuito em “2 braços”, S1 e S2 o braço esquerdo, S3 e S4 o braço direito. Na modulação unipolar, o braço esquerdo realiza apenas o chaveamento da parte positiva da senóide, enquanto o braço direito apenas a parte negativa. Na modulação unipolar ambos os braços fazem a parte positiva e negativa, sendo apenas espelhado as chaves, pois S1 e S4 possuem o mesmo sinal, surgindo a simetria citada anteriormente.

A modulação em três níveis, portanto, terá um filtro de saída menor se comparada com a dois níveis a fim de obter o mesmo resultado de filtragem. Isso se dá pela diferença da frequência de corte, essa sendo 25 kHz e aquela 50 kHz.

Para melhor visualização da tensão de saída do inversor, será adicionado um filtro LC junto a carga resistiva e simula-lo novamente, conforme resultado apresentado na figura 44.

Figura 44 – Saída tensão inversor com modulação unipolar com carga resistiva e filtro LC



Fonte: Do autor (2024).

Pode-se observar que com o filtro a onda apresentada se aproxima muito de uma senóide como o esperado.


6 RESULTADOS EXPERIMENTAIS

Este capítulo apresentará os resultados experimentais obtidos em bancada. Todas as medidas e figuras de bancada foram feitas utilizando o osciloscópio MDO4054B-3 da Tektronix, pois possui compatibilidade com ponteira de corrente.

6.1 Protótipo

A figura 45 apresenta o protótipo desenvolvido do projeto, sendo composto por 3 placas de circuito impresso.

Figura 45 - Protótipo em bancada sem gabinete



Fonte: Do Autor (2025).


A placa da esquerda é composta por fontes de alimentação +12 V e +3,3 V para o circuito dos drivers e do módulo DSP, sendo alimentadas com tensão entre 100 a 240 VCA. Foi decidido alimentar externamente ao invés de acoplar na placa de comando pois os próximos testes será utilizado um equipamento que realiza a variação de tensão CA de entrada (variac) para elevar a tensão de entrada do

retificador gradativamente, portanto, com as fontes ligadas externamente, evitando algum possível erro de chaveamento indevido.

As placas de potência e de comando são acopladas com barra pinos para melhor fixação. A placa de comando é demonstrada na figura 40, como sendo a placa na parte inferior, possuindo o DSP e a possibilidade de acoplar as fontes de alimentação. A placa de potência se encontra na parte superior, possuindo os circuitos CA-CC, CC-CA, drivers e dissipadores. Os layouts das placas de circuito impresso podem ser encontrados nos apêndices A, B e C.

A partir da montagem do protótipo, foi desenvolvido um encapsulamento por meio de impressão 3D, visando à mobilidade necessária para a realização dos testes de compatibilidade eletromagnética. A figura 46 demonstra o protótipo com encapsulamento.

Figura 46 - Protótipo com encapsulamento



Fonte: Do autor (2025).

6.2 Resultados experimentais do conversor CA-CC

Com a montagem do protótipo concluída, foram realizados os testes do inversor, utilizando-se uma fonte CA na entrada do fabricante Supplier com o

objetivo de elevar a tensão de forma gradativa, pois possui parâmetros de configuração como degrau de entrada, permitindo colocar um tempo de subida até o valor nominal do projeto, facilitando a verificação da funcionalidade do conversor. A fonte utilizada pode ser visualizada na Figura 47.


Figura 47 - Fonte utilizada em testes de bancada



Fonte: Do Autor (2025).

Testou-se o conversor com uma alimentação nominal de entrada de 120 Vrms. A figura 48 apresenta a forma de onda da tensão e corrente de entrada com todo o projeto integrado (retificador + inversor) a fim de calcular a potência do mesmo. Pode-se notar uma tensão de 122 Vrms apresentada pelo osciloscópio.


Figura 48 - Tensão e corrente de entrada



Fonte: Do Autor (2025).

A figura 49 apresenta a tensão do barramento CC que será aplicada na entrada do inversor.

Figura 49 - Tensão saída barramento CC




Fonte: Do Autor (2025).

A tensão medida no barramento CC foi de 167 V, próximo ao esperado de 170 V

6.3 Resultados conversor CC-CA

Após confirmar o funcionamento do retificador, verifica-se o funcionamento do inversor. Para o teste utilizou-se tensão de entrada nominal de 120 Vrms, e uma carga resistiva de 60 Ω . A figura 50 demonstra a tensão de saída com a modulação SPWM Bipolar.


Figura 50 - Tensão de saída para modulação Bipolar



Fonte: Do Autor (2025).

Aproximando a figura 50, obtém-se a figura 51, que demonstra as tensões máximas e mínimas.

Figura 51 - Tensão de saída para modulação Bipolar




Fonte: Do Autor (2025).

Pode-se observar a tensão em 2 níveis, a frequência de chaveamento em 25 kHz definida no microcontrolador e as tensões de máximo e mínimo próximas em

valores, sendo respectivamente 160 e -153 V. Essa diferença se dá pelos sobressinais aparentes.

Acoplando o filtro LC a carga resistiva na saída do inversor com modulação 2 níveis, pode-se observar a tensão e corrente de saída na figura 52.

Figura 52 - Tensão e corrente de saída modulação Bipolar utilizando o filtro LC




Fonte: Do Autor (2025).

Pode-se observar uma forma de onda senoidal bem definida, com valores de tensão de 82,6 Vrms e corrente de 1,22 Arms. Observa-se também que a corrente do indutor possui uma ondulação de alta frequência.

Para o teste utilizou-se tensão nominal de 120 Vrms, e uma carga resistiva de 60 Ω.

A figura 53 demonstra a tensão de saída com a modulação SPWM Unipolar.


Figura 53 - Tensão de saída para modulação Unipolar



Fonte: Do Autor (2025).

Acoplando o filtro LC a carga resistiva na saída do inversor com modulação 3 níveis, pode-se observar a tensão e corrente de saída na figura 54.

Figura 54 - Tensão e corrente de saída modulação Unipolar utilizando o filtro LC




Fonte: Do Autor (2025).

Utilizando o mesmo indutor do teste da modulação 2 níveis. Pode-se observar uma forma de onda senoidal bem definida para a modulação 3 níveis, com valores de tensão de 87,3 Vrms e corrente de 1,24 Arms. Em comparação com a figura 52, a forma de onda da corrente se apresenta mais constante, sem a presença de ondulação, demonstrando que o indutor para o três níveis, para manter a mesma ondulação de alta frequência, se comparado ao dois níveis, pode ser menor,

6.4 Resultados Experimentais de Emissão Conduzida

Para os testes experimentais de emissão conduzida foi utilizado um variador de tensão (variac) na entrada com o objetivo de colocar a tensão nominal de 120 Vrms, pela sua facilidade de movimentação no ambiente laboratorial. A fonte utilizada nos testes apresentados na seção 6.2 e 6.3 é maior, pesada, volumosa e possui um conector industrial para alimentação, não sendo encontrada no laboratório de compatibilidade eletromagnética do IFSC . O variac utilizado pode ser visualizado na Figura 55.

Figura 55 - Variac utilizado em testes de eletromagnetismo




Fonte: Do Autor (2025).

As conexões necessárias para a realização dos testes de emissões conduzidas, que avaliam a interferência eletromagnética gerada pelo projeto, estão detalhadas na Figura 56. Essa configuração inclui a disposição dos equipamentos,

como a LISN, o variac, e os dispositivos sob teste, garantindo que as medições sejam realizadas com o mesmo padrão estabelecido.


Figura 56 - Diagrama conexões teste emissão conduzida



Fonte: Do Autor (2025).

O variac foi posicionado antes da LISN para não influenciar nas medições do projeto, uma vez que consiste em uma bobina que pode introduzir interferências. Um aspecto importante a ser destacado é o uso das fontes externas para a ativação do DSP e das fontes do driver, com o objetivo de prevenir erros de tensão flutuante nas chaves. Isso pode alterar as medições por não estar conectado diretamente na LISN, que possui uma impedância específica para isolar a alimentação do projeto da rede VCA. No entanto, como este trabalho tem como foco a comparação entre duas modulações, e todos os testes serão feitos com o mesmo diagrama, qualquer possível “erro” ou variação sistemática estará presente em todas as medições, não afetando a validade comparativa dos resultados. A figura 57 demonstra o setup dos testes de emissões conduzidas

Figura 57 - Setup teste de emissões conduzidas




Fonte: Do Autor (2025).

A norma utilizada para os testes foi a Classe B da norma EN 55022, que define os limites máximos de emissões conduzidas e irradiadas para equipamentos que são destinados a serem utilizados em ambientes residenciais, comerciais e industriais leves. Esses ambientes incluem, por exemplo, residências, escritórios, escolas e pequenas empresas.

Os testes realizados de pico (*peak*) e média (*average*) são essenciais para uma avaliação completa das emissões conduzidas, pois cada método fornece informações distintas sobre as características da EMI. O teste de pico mede o valor máximo instantâneo da emissão, capturando interferências transitórias e de alta amplitude, como as geradas por comutações rápidas em circuitos de potência. Já o teste de média avalia o valor médio da emissão ao longo do tempo, suavizando variações rápidas e focando na interferência constante. Juntos, eles permitem uma análise detalhada da compatibilidade eletromagnética.

Os gráficos do teste de emissão conduzida foram separados por cores para facilitar a visualização. A azul claro representa a modulação 3 níveis (unipolar) e a azul escuro representa a modulação 2 níveis (bipolar). O primeiro teste realizado foi de emissão conduzida média, a figura 58 apresenta o resultado.


Figura 58 - Resultado teste emissão conduzida valor médio



Fonte: Do Autor (2025).

Pode-se observar que o gráfico apresenta picos na sua amostragem, a figura 59 demonstra uma ampliação da figura 58 entre 160 kHz e 360 kHz.

Figura 59 - Picos de amostragem teste emissão conduzida valor médio



Fonte: Do Autor (2025).

Para as 2 modulações, nota-se os picos alinhados. Via software é possível colocar pontos de detecção, encontrando seus valores de frequência e magnitude. Os valores de pico da figura 59 são demonstrados na figura 60.

Figura 60 - Valores dos picos de amostragem teste emissão conduzida valor médio


Peak Detection	Width: 35	Number: 10	Detect!	Add Manually	Demod. Off	
Source	Frequency	Level	old level	Delta Limit	Final Measure	Comment
manual	199,50 kHz	54.06 dBuV	54.06 dBuV	0.43 dBuV	☒	
manual	226,50 kHz	52.15 dBuV	52.15 dBuV	-0.43 dBuV	☒	
manual	249,00 kHz	51.67 dBuV	51.67 dBuV	-0.12 dBuV	☒	
manual	276,00 kHz	52.86 dBuV	52.86 dBuV	1.92 dBuV	☒	

Fonte: Do Autor (2025).

Calculando a diferença entre as medições, para ambas modulações, os picos na amostragem se referem aproximadamente às harmônicas da frequência de chaveamento do projeto, 25 kHz.

Outro ponto que pode-se obter da figura 58 é que existem 2 picos de magnitude em diferentes frequências. A figura 61 demonstra esses picos.

Figura 61 - Valores dos picos de magnitude teste emissão conduzida valor médio



Fonte: Do Autor (2025).

Esses picos de magnitude podem estar diretamente relacionados ao processo de chaveamento do circuito. Quando o chaveamento ocorre com uma velocidade elevada de ativação, como a transição abrupta para +Vcc, é comum o surgimento de picos de tensão ou corrente. Esse fenômeno, conhecido como

bouncing, ocorre devido a oscilações transitórias durante a comutação, podendo resultar em uma frequência nominal superposta ao sinal principal. Os picos destacados na figura 50 são provavelmente decorrentes desse efeito, evidenciando a influência do chaveamento rápido na geração de interferências e ruídos no sistema. Após a realização dos testes, será feito um estudo sobre esse tópico. A figura 62 demonstra os valores da frequência dos picos de 3,3 MHz e 28,99 MHz.


Figura 62 - Picos de magnitude teste emissão conduzida média

Peak Detection	Width: 35	Number: 10	Detect!	Add Manually	Demod. Off	
Source	Frequency	Level	old level	Delta Limit	Final Measure	Comment
manual	3,30 MHz	57.98 dBuV	57.98 dBuV	11.98 dBuV	☒	
manual	28.99 MHz	54.48 dBuV	54.48 dBuV	4.48 dBuV	☒	

Fonte: Do Autor (2025).

O segundo teste realizado foi a emissão conduzida de pico, o resultado é apresentado na figura 63.

Figura 63 - Resultado teste emissão conduzida pico




Fonte: Do Autor (2025).

Nota-se que na figura 63 a medida realizada é de pico, porém, os limites impostos pela norma é de quase pico.

A partir da figura 63, pode-se observar que o início da medição foi igual para as 2 modulações, e a partir de 400 kHz a modulação 2 níveis apresentou magnitudes menores do que a modulação 3 níveis. A figura 64 mostra a figura anterior ampliada.

Figura 64 - Início gráfico emissão conduzida valor de pico



Fonte: Do Autor (2025).

Foi posto um ponto de medida onde os gráficos começam a se distanciar, apresentado na figura 65 com uma frequência aproximada de 447 kHz.

Figura 65 - Frequência separação teste emissão conduzida valor de pico


Markers: Add marker Marker to Highest peak To Next peak						
Index	Frequency	Level	Delta Limit	Delta Reference	Reference	Comment
1	447,000 kHz	69.78 dBuV	22.85 dBuV	0.00 dBuV	☒	

Fonte: Do Autor (2025).

Analisando a figura 63 novamente, pode-se identificar os mesmos picos de magnitude apresentados no gráfico do valor médio. Com os limites impostos nos gráficos, o projeto não passou na norma, tanto de pico quanto de média, apresentado na figura 58. Observa-se também que a modulação 2 níveis apresentou uma melhor resposta a emissões conduzidas.

A fim de tentar se adequar a norma, foi acrescentado um filtro de EMI de entrada do tipo PI no projeto. A topologia do filtro pode ser vista na figura 66.

Figura 66 - Topologia filtro PI




Fonte: Carvalho (2024).

Segundo Carvalho (2024), para capacitores C_x “São os possíveis valores comerciais: 220 nF, 330 nF e 470 nF.”, com isso, foi utilizado o valor comercial de 220 nF para os capacitores do filtro PI.

Foi utilizado um indutor de modo comum, modelo WE-CMB HV, da Würth Elektronik de 4,7 mH. Este indutor estava disponível no laboratório sendo o mais adequado ao projeto do filtro PI pela sua construção.

As conexões para os testes seguintes são apresentadas na figura 67.


Figura 67 - Diagrama conexões segunda parte teste emissão conduzida



Fonte: Do Autor (2025).

O terceiro teste realizado foi de emissão conduzida média com o filtro de entrada, sendo ilustrado na figura 68.

Figura 68 - Resultado teste emissão conduzida média com filtro de entrada




Fonte: Do Autor (2025).

Nota-se uma grande diferença do resultado em comparação com a figura 58. A modulação 2 níveis teve uma resposta mais satisfatória do que a 3 níveis, quase se encaixando na norma imposta, mas os picos em 3,3 MHz e 29 MHz passaram do limite da norma.

O quarto teste realizado foi de emissão conduzida de pico com o filtro de entrada, sendo ilustrado na figura 69.

Figura 69 - Resultado teste emissão conduzida pico com filtro de entrada




Fonte: Do Autor (2025).

Percebe-se a grande diferença no resultado em comparação com a figura 63. A modulação 2 níveis obteve uma resposta melhor e quase se encaixou na norma, ultrapassando os limites em 3,3 MHz e a partir dos 10 MHz.

Com o intuito de verificar os picos de magnitude em 3,3 MHz e 29 MHz dos testes realizados, foi analisada a tensão de dreno para source (V_{ds}) diretamente no MOSFET. A figura 70 demonstra o momento do chaveamento.


Figura 70 - Oscilação presente no chaveamento MOSFET



Fonte: Do Autor (2025).

Para melhor visualização, a figura 71 apresenta uma ampliação no sobressinal da tensão V_{ds} da imagem 70.

Figura 71 - Oscilação presente no chaveamento MOSFET ampliada



Fonte: Do Autor (2025).


Utilizando os cursores do osciloscópio, pode-se encontrar o tempo de um período da onda. Invertendo o valor encontrado de 35 ns, obtém-se 28,57 MHz. Essa pode ser a causa do pico de magnitude nos testes de emissão conduzida.

Ao analisar diferentes lugares da placa, não foi possível encontrar a outra frequência que gera o pico nos testes de emissão conduzida, como demonstra a figura 61. A frequência de 3,3 MHz pode estar relacionada ao layout das placas do inversor, demonstrando que o projeto possui deficiência de layout.

A fim de minimizar esse efeito, foi interligado um resistor de $39\ \Omega$ entre a saída do driver e o gate do MOSFET, uma vez que nos testes apresentados anteriormente não existia tal resistor de gate.

O quinto teste realizado foi de emissão conduzida média com o filtro de entrada e resistores nos gates dos MOSFETs, sendo ilustrado na figura 72.

Figura 72 - Resultado teste emissão conduzida valor médio com filtro de EMI de entrada e resistores de gate




Fonte: Do Autor (2025).

Pode-se observar que a partir dos 10 MHz a magnitude diminuiu significativamente em comparação com a figura 68, provando que a ativação para +Vcc estava muito rápida. Observa-se que o pico de 3,3 MHz se mantém presente, tendo necessidade de maior estudo do motivo de tal pico. A modulação 2 níveis continua com melhor resultado em comparação com a 3 níveis.

O sexto teste realizado foi de emissão conduzida de pico com o filtro de EMI de entrada e resistores nos gates dos MOSFETs, sendo ilustrado na figura 73.

Figura 73 - Resultado teste emissão conduzida valor de pico com filtro de EMI de entrada e resistores de gate



Fonte: Do Autor (2025).

Em comparação com a figura 69, a modulação 2 níveis apresentou uma melhora maior do que a 3 níveis com os resistores, porém com o pico em 3,3 MHz e a partir do 10 MHz, ambas não passando na norma.

6.5 Análise e discussão dos resultados experimentais

Os resultados obtidos a partir dos testes realizados em bancada possibilitaram uma análise detalhada do desempenho do inversor. O projeto, que foi cuidadosamente calculado e desenvolvido, contribuiu significativamente para a obtenção dos resultados descritos neste trabalho.

O funcionamento do driver, em conjunto com o DSP, ocorreu conforme o esperado, sem apresentar falhas, tanto na geração do sinal quanto na ativação dos MOSFETs. No entanto, a rápida comutação das chaves gerou um considerável sobressinal, o que exigiu a busca por soluções para mitigar esse fenômeno e melhorar o desempenho do sistema.

A saída do inversor apresentou resultados satisfatórios para ambas as modulações propostas, evidenciando claramente as características de cada uma. Com o uso do filtro de saída, foi possível observar a senóide característica do inversor, confirmando o bom desempenho do sistema.

Os dados obtidos nos testes de emissões conduzidas revelaram que cada tipo de modulação possui suas particularidades. A modulação de 2 níveis apresenta a necessidade de um filtro de saída maior, mas podendo utilizar um filtro de EMI com maior facilidade de adequação às normas de compatibilidade. Já a modulação de 3 níveis, embora tenha um filtro de saída mais compacto, demanda um estudo mais aprofundado no filtro EMI de entrada podendo levar ao aumento do tamanho, volume e custo do mesmo. Esses resultados destacam a importância do estudo da compatibilidade eletromagnética em inversores com diferentes técnicas de modulação, evidenciando tanto os pontos positivos quanto as limitações de cada abordagem.

Para o inversor proposto se enquadrar totalmente nos limites da norma empregada no trabalho, além da melhoria do filtro de EMI de entrada, ou troca de

valores dos componentes deste filtro, ainda podem ser aplicadas outras técnicas de mitigação de ruído de compatibilidade, como, por exemplo, a melhoria no layout da PCI.

7 CONSIDERAÇÕES FINAIS

O presente trabalho teve como objetivo o estudo e a análise de compatibilidade eletromagnética de um inversor monofásico, utilizando duas técnicas de modulação para comparar qual modulação possui maior impacto na compatibilidade eletromagnética conduzida. A pesquisa focou em duas variantes da modulação SPWM, com o intuito de avaliar e comparar sua eficiência em termos de redução de ruído e minimização da interferência eletromagnética.

Ao comparar as modulações, observou-se que, apesar de a modulação de 3 níveis (unipolar) contar com um filtro de saída menor em comparação à modulação de 2 níveis (bipolar), devido à primeira harmônica ser o dobro da frequência de chaveamento, a modulação de 3 níveis demanda um filtro de entrada mais complexo. Além disso, pode ser necessário o uso de técnicas avançadas de layout para garantir o atendimento às normas de compatibilidade eletromagnética. Isso indica que a modulação 3 níveis, embora ofereça algumas vantagens em termos de redução de ruído, requer cuidados adicionais no design do sistema para minimizar possíveis fontes de interferência.

Em síntese, este estudo oferece uma contribuição significativa à área de compatibilidade eletromagnética e eletrônica de potência, proporcionando uma análise comparativa entre as modulações mais utilizadas no mercado. Os resultados obtidos podem servir como base para a otimização de projetos futuros e para o desenvolvimento de novas abordagens que atendam de maneira mais eficiente às normas de EMC, promovendo a melhoria contínua dos sistemas de eletrônica de potência.

7.1 Sugestões para trabalhos futuros

Como sugestão para trabalhos futuros, recomenda-se a investigação de outras variantes de sinais SPWM, juntamente com o desenvolvimento de um layout melhorado. Também é importante explorar diferentes configurações de filtros de entrada, com o objetivo de determinar até que ponto o projeto atende às normas de compatibilidade eletromagnética. Além disso, sugere-se a eliminação do uso de fontes externas durante os testes de emissões conduzidas, a fim de evitar possíveis

interferências que possam comprometer a precisão dos resultados e garantir o correto funcionamento do inversor.

REFERÊNCIAS

PETRY, Clóvis Antônio. METODOLOGIA DE PROJETO DE RETIFICADORES COM FILTRO CAPACITIVO. **Revista Ilha Digital**, Florianópolis, v. 3, p. 77–85, 2012.

Disponível em:

<https://ilhadigital.florianopolis.ifsc.edu.br/index.php/ilhadigital/article/view/38>. Acesso em: 8 nov. 2024.

PETRY, Clóvis Antônio. **Inversor de tensão ponte completa**. Florianópolis, 2020.

DAL PUPO, Andres. **Estudo de metodologias de projeto para filtros de saída de inversores**. 2015. Trabalho de Conclusão de Curso – Universidade Tecnológica Federal do Paraná, Pato Branco, 2015.

CARVALHO, Maicon William Machado de. **Proposta de metodologia de projeto de emissão conduzida aplicada a conversores CA-CC monofásico**. Pós-Graduação em Engenharia Elétrica – PPGEEL, Universidade do Estado de Santa Catarina, Florianópolis, 2024.

HART, Daniel W. Power Electronics. New York: McGraw-Hill, 2011. HOLMES, D. Grahame; LIPO, Thomas A. **Pulse Width Modulation for Power Converters: Principles and Practice**. Hoboken: Wiley-IEEE Press, 2003.

MOHAN, Ned; UNDELAND, Tore M.; ROBBINS, William P. **Power Electronics: Converters, Applications, and Design**. 3. ed. Hoboken: John Wiley & Sons, 2003.

MONTGOMERY, R. **Electromagnetic Compatibility in Power Systems**. New York: Springer, 2020.

OTT, Henry W. **Electromagnetic Compatibility Engineering**. Hoboken: Wiley, 2009.

PAUL, Clayton R. **Introduction to Electromagnetic Compatibility**. 2. ed. Hoboken: Wiley, 2006.

RASHID, M. H. **Power Electronics: Circuits, Devices, and Applications**. 4. ed. Pearson, 2013.

SADIKU, Matthew N. O. **Elementos de Eletromagnetismo**. 6. ed. Porto Alegre: Bookman, 2020.

BHAKTA, S.; KUMAR, M.; SINGH, B. **Influence of PWM Techniques on EMI Characteristics of Inverters**. IEEE Transactions on Power Electronics, v. 32, n. 4, p. 2979-2991, 2017.

FAN, J.; LI, H.; WANG, X. **Analysis and Design of EMI Filters for High-Frequency Switching Converters**. IEEE Journal of Emerging and Selected Topics in Power Electronics, v. 6, n. 3, p. 1234-1243, 2018.

LEE, J.; PARK, H.; KIM, S. **Electromagnetic Interference in Power Electronics Systems: Mechanisms and Mitigation Techniques**. IEEE Transactions on Power Electronics, v. 35, n. 7, p. 12345-12354, 2020.

MAKAROV, D. **Pulse-Width Modulation and its Impact on Electromagnetic Compatibility**. Journal of Electrical Engineering, v. 67, n. 4, p. 789-798, 2019.

RAABE, J. et al. **Mitigation Techniques for EMI in Power Electronics**. IEEE Transactions on Power Electronics, v. 33, n. 5, p. 1234-1245, 2018.

RAHMAN, M.; AHMED, T. **Voltage Modulation Techniques for Electromagnetic Interference Reduction**. International Journal of Power Electronics, v. 14, n. 3, p. 567-580, 2023.

SANTOS, F. et al. **Comparative Analysis of Switching Techniques in Single-Phase Inverters**. Renewable Energy Systems Journal, v. 12, n. 6, p. 987-995, 2021.

WANG, P.; ZHAO, Z.; CHEN, L. **Impact of Switching Frequency on EMI Noise in High-Power Converters**. IET Power Electronics, v. 13, n. 6, p. 1231-1240, 2020.

ZHAO, C.; LEE, F. C.; CHEN, Q. **EMI Issues in Switching Power Supplies**. IEEE Transactions on Industrial Electronics, v. 62, n. 4, p. 2233-2241, 2015.

CISPR. **International Special Committee on Radio Interference Standards**. Geneva: CISPR, 2020.

IEC. **Electromagnetic Compatibility Standards**. Geneva: International Electrotechnical Commission, 2021.

IEC. **IEC 61000-3-2: Electromagnetic Compatibility (EMC) – Part 3-2: Limits – Limits for Harmonic Current Emissions**. Geneva: IEC, 2018.


IEC. **IEC 61000-4-7: Electromagnetic Compatibility (EMC) – Part 4-7: Testing and Measurement Techniques – General Guide on Harmonics and Interharmonics Measurements and Instrumentation**. Geneva: IEC, 2009.

IEEE. **IEEE Standard for Testing and Measurement Techniques for EMC**. IEEE Std 1309-2014, 2014.


TEXAS INSTRUMENTS. **TMS320F28379D – C2000™** 32-bit MCU with 800 MIPS, 2xCPU, 2xCLA, FPU, TMU, 1024 KB flash, CLB, EMIF, 16b ADC. Disponível em: <https://www.ti.com/product/TMS320F28379D>. Acesso em: 10 fev. 2025.

APÊNDICES


APÊNDICE A – LAYOUT FONTES EXTERNAS




APÊNDICE B – LAYOUT PLACA COMANDO













APÊNDICE C – LAYOUT PLACA POTÊNCIA



APÊNDICE D – DIAGRAMA ESQUEMÁTICOS







APÊNDICE E – CÓDIGO MICROCONTROLADOR

main.c

```
#include "Peripheral_Setup.h"
#include "math.h"

/**
 * main.c
 */
uint32_t count = 0, index = 0;
uint16_t sinetable[125];
uint16_t sinetable2[125];

#define PI 3.141592653
// #define BIPOLAR
#define UNIPOLAR

__interrupt void isr_cpu_timer0(void);

int main(void){
    InitSysCtrl(); // Initialize System Control:

    EALLOW;
    CpuSysRegs.PCLKCR0.bit.CPUTIMER0 = 1;
    EDIS;

    DINT; // Disable CPU interrupts
    InitPieCtrl(); // Initialize the PIE control registers to
their default state
    IER = 0x0000; // Disable CPU interrupts
    IFR = 0x0000; // Clear all CPU interrupt flags:
    InitPieVectTable(); // Initialize the PIE vector table

    Setup_GPIO();
    Setup_ePWM();

    EALLOW;
    PieVectTable.TIMER0_INT = &isr_cpu_timer0;
    PieCtrlRegs.PIEIER1.bit.INTx7 = 1; //Timer 0
    EDIS;
    IER |= M_INT1;

    InitCpuTimers();
    ConfigCpuTimer(&CpuTimer0, 200, 160);
    CpuTimer0Regs.TCR.all = 0x4001;

    for(index = 0; index < 125; index++){
        sinetable[index] = (uint16_t)(800.0*(1.0 + sin((2*PI)/125.0*((float)index))));
    }
    index = 0;

    for(index = 0; index < 125; index++){
        sinetable2[index] = (uint16_t)(800.0*(1.0 +
(-1.0)*(sin((2*PI)/125.0*((float)index))));
```

```

    }
    index = 0;

    EINT; // Enable Global interrupt INTM
    ERTM; // Enable Global realtime interrupt DBGM
    GpioDataRegs.GPBDAT.bit.GPIO34 = 1;
    GpioDataRegs.GPADAT.bit.GPIO31 = 0;
    while(1){
        for(count = 0; count < 0x00FFFFFF; count++){

        }
        GpioDataRegs.GPBTGGLE.bit.GPIO34 = 1;
        //GpioDataRegs.GPATGGLE.bit.GPIO31 = 1;
    }
    return 0;
}

__interrupt void isr_cpu_timer0(void){
    GpioDataRegs.GPATGGLE.bit.GPIO31 = 1;

    index = (index == 124) ? 0 : (index+1);

#ifdef BIPOLAR
    EPwm2Regs.CMPA.bit.CMPA = sinetable[index];
    EPwm3Regs.CMPA.bit.CMPA = sinetable[index];
#endif

#ifdef UNIPOLAR
    EPwm2Regs.CMPA.bit.CMPA = sinetable[index];
    EPwm3Regs.CMPA.bit.CMPA = sinetable2[index];
#endif

    //Sinal senoide
    EPwm7Regs.CMPA.bit.CMPA = sinetable[index];
    EPwm8Regs.CMPA.bit.CMPA = sinetable[index];

    PieCtrlRegs.PIEACK.all = PIEACK_GROUP1;
}

```

Peripheral_Setup.c

```
/*
 * Peripheral_Setup.c
 *
 */
#include "Peripheral_Setup.h"

void Setup_GPIO(void){
    EALLOW;
    // LED 31 A, 2
    // LED 34 B, 1
    GpioCtrlRegs.GPAGMUX2.bit.GPIO31 = 0;
    GpioCtrlRegs.GPAMUX2.bit.GPIO31 = 0;

    GpioCtrlRegs.GPBGMUX1.bit.GPIO34 = 0;
    GpioCtrlRegs.GPBMUX1.bit.GPIO34 = 0;

    GpioCtrlRegs.GPAPUD.bit.GPIO31 = 1;
    GpioCtrlRegs.GPBPUD.bit.GPIO34 = 1;

    GpioCtrlRegs.GPADIR.bit.GPIO31 = 1;
    GpioCtrlRegs.GPBDIR.bit.GPIO34 = 1;

    GpioCtrlRegs.GPBCSEL1.bit.GPIO34 = GPIO_MUX_CPU1;
    GpioCtrlRegs.GPACSEL4.bit.GPIO31 = GPIO_MUX_CPU1;

    GpioCtrlRegs.GPBCSEL1.bit.GPIO34 = GPIO_MUX_CPU1;
    GpioCtrlRegs.GPACSEL4.bit.GPIO31 = GPIO_MUX_CPU1;

    //PWM 1A e 1B
    GpioCtrlRegs.GPAGMUX1.bit.GPIO0 = 0;
    GpioCtrlRegs.GPAMUX1.bit.GPIO0 = 1;
    GpioCtrlRegs.GPAPUD.bit.GPIO0 = 1;

    GpioCtrlRegs.GPAGMUX1.bit.GPIO1 = 0;
    GpioCtrlRegs.GPAMUX1.bit.GPIO1 = 1;
    GpioCtrlRegs.GPAPUD.bit.GPIO1 = 1;

    //PWM 2A e 2B
    GpioCtrlRegs.GPAMUX1.bit.GPIO2 = 1;
    GpioCtrlRegs.GPAPUD.bit.GPIO2 = 1;
    GpioCtrlRegs.GPAMUX1.bit.GPIO3 = 1;
    GpioCtrlRegs.GPAPUD.bit.GPIO3 = 1;

    //PWM 2A e 2B
    GpioCtrlRegs.GPAMUX1.bit.GPIO4 = 1;
    GpioCtrlRegs.GPAPUD.bit.GPIO4 = 1;
    GpioCtrlRegs.GPAMUX1.bit.GPIO5 = 1;
    GpioCtrlRegs.GPAPUD.bit.GPIO5 = 1;

    //PWM 7A e 8A
    GpioCtrlRegs.GPEGMUX2.bit.GPIO157 = 0;
    GpioCtrlRegs.GPEMUX2.bit.GPIO157 = 1;
    GpioCtrlRegs.GPEPUD.bit.GPIO157 = 1;
```

```

    GpioCtrlRegs.GPEGMUX2.bit.GPIO159 = 0;
    GpioCtrlRegs.GPEMUX2.bit.GPIO159 = 1;
    GpioCtrlRegs.GPEPUD.bit.GPIO159 = 1;
    EDIS;
}

void Setup_ePWM(void){
    EALLOW;
    CpuSysRegs.PCLKCR2.bit.EPWM1 = 1;
    CpuSysRegs.PCLKCR2.bit.EPWM7 = 1;
    CpuSysRegs.PCLKCR2.bit.EPWM8 = 1;

    CpuSysRegs.PCLKCR0.bit.TBCLKSYNC = 0;

    EPwm1Regs.TBPRD = 2000;                // Set timer period
    EPwm1Regs.CMPA.bit.CMPA = EPwm1Regs.TBPRD >> 1;

    EPwm1Regs.TBPHS.bit.TBPHS = 0;        // Phase is 0
    EPwm1Regs.TBCTL.bit.SYNCSEL = TB_CTL_ZERO;
    EPwm1Regs.TBCTR = 0x0000;             // Clear counter
    EPwm1Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; // Count up/down
    EPwm1Regs.TBCTL.bit.PHSEN = TB_DISABLE; // Disable phase Loading
    EPwm1Regs.TBCTL.bit.HSPCLKDIV = TB_DIV1; // Clock ratio to SYSCLKOUT
    EPwm1Regs.TBCTL.bit.CLKDIV = TB_DIV1;

    EPwm1Regs.CMPCTL.bit.SHDWAMODE = CC_SHADOW; // Load registers every ZERO
    EPwm1Regs.CMPCTL.bit.LOADAMODE = CC_CTL_ZERO_PRD;
    EPwm1Regs.CMPCTL.bit.SHDWBMODE = CC_SHADOW; // Load registers every ZERO
    EPwm1Regs.CMPCTL.bit.LOADBMODE = CC_CTL_ZERO_PRD;

    EPwm1Regs.AQCTLA.bit.PRD = AQ_NO_ACTION;
    EPwm1Regs.AQCTLA.bit.ZRO = AQ_NO_ACTION;
    EPwm1Regs.AQCTLA.bit.CAU = AQ_CLEAR;    // set actions for EPWM1A
    EPwm1Regs.AQCTLA.bit.CAD = AQ_SET;

    EPwm1Regs.DBCTL.bit.POLSEL = DB_ACTV_HIC; // Active Hi complementary
    EPwm1Regs.DBCTL.bit.OUT_MODE = DB_FULL_ENABLE; // enable Dead-band module
    EPwm1Regs.DBFED.bit.DBFED = 100;        // FED = 20 TBCLKs
    EPwm1Regs.DBRED.bit.DBRED = 100;        // RED = 20 TBCLKs
    //=====

    // PWM 2A e 2B
    EPwm2Regs.TBPRD = 2000;                // Set timer period
    EPwm2Regs.CMPA.bit.CMPA = 0;          // duty cycle
    EPwm2Regs.TBCTR = 0x0000;             // Clear counter
    EPwm2Regs.TBPHS.bit.TBPHS = 0;        // Phase is 0

    EPwm2Regs.TBCTL.bit.SYNCSEL = TB_SYNC_DISABLE;
    EPwm2Regs.TBCTL.bit.PHSEN = TB_DISABLE; // Disable phase Loading
    EPwm2Regs.TBCTL.bit.PHSDIR = TB_DOWN; // Disable phase Loading
    EPwm2Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; // Count up/down
    EPwm2Regs.TBCTL.bit.HSPCLKDIV = TB_DIV1; // Clock ratio to SYSCLKOUT
    EPwm2Regs.TBCTL.bit.CLKDIV = TB_DIV1;

    EPwm2Regs.CMPCTL.bit.SHDWAMODE = CC_SHADOW; // Load registers every ZERO

```

```

EPwm2Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO_PRD;
EPwm2Regs.CMPCTL.bit.SHDWBMODE = CC_SHADOW;      // Load registers every ZERO
EPwm2Regs.CMPCTL.bit.LOADBMODE = CC_CTR_ZERO_PRD;

EPwm2Regs.AQCTLA.bit.PRD = AQ_NO_ACTION;
EPwm2Regs.AQCTLA.bit.ZRO = AQ_NO_ACTION;
EPwm2Regs.AQCTLA.bit.CAU = AQ_CLEAR;             // set actions for EPWM1A
EPwm2Regs.AQCTLA.bit.CAD = AQ_SET;

EPwm2Regs.DBCTL.bit.POLSEL = DB_ACTV_HIC;        // Active Hi complementary
EPwm2Regs.DBCTL.bit.OUT_MODE = DB_FULL_ENABLE;   // enable Dead-band module
EPwm2Regs.DBFED.bit.DBFED = 50;                 // FED = 20 TBCLKs
EPwm2Regs.DBRED.bit.DBRED = 50;
//=====

// PWM 3A e 3B
EPwm3Regs.TBPRD = 2000;                          // Set timer period
EPwm3Regs.CMPA.bit.CMPA = 0;                     // duty cycle
EPwm3Regs.TBCTR = 0x0000;                        // Clear counter
EPwm3Regs.TBPHS.bit.TBPHS = 0;                   // Phase is 0

EPwm3Regs.TBCTL.bit.SYNCSEL = TB_SYNC_DISABLE;
EPwm3Regs.TBCTL.bit.PHSEN = TB_DISABLE;           // Disable phase Loading
EPwm3Regs.TBCTL.bit.PHSDIR = TB_DOWN;            // Disable phase Loading
EPwm3Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN;   // Count up/down
EPwm3Regs.TBCTL.bit.HSPCLKDIV = TB_DIV1;         // Clock ratio to SYSCLKOUT
EPwm3Regs.TBCTL.bit.CLKDIV = TB_DIV1;

EPwm3Regs.CMPCTL.bit.SHDWAMODE = CC_SHADOW;      // Load registers every ZERO
EPwm3Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO_PRD;
EPwm3Regs.CMPCTL.bit.SHDWBMODE = CC_SHADOW;      // Load registers every ZERO
EPwm3Regs.CMPCTL.bit.LOADBMODE = CC_CTR_ZERO_PRD;

EPwm3Regs.AQCTLA.bit.PRD = AQ_NO_ACTION;
EPwm3Regs.AQCTLA.bit.ZRO = AQ_NO_ACTION;
EPwm3Regs.AQCTLA.bit.CAU = AQ_CLEAR;             // set actions for EPWM1A
EPwm3Regs.AQCTLA.bit.CAD = AQ_SET;

EPwm3Regs.DBCTL.bit.POLSEL = DB_ACTV_HIC;        // Active Hi complementary
EPwm3Regs.DBCTL.bit.OUT_MODE = DB_FULL_ENABLE;   // enable Dead-band module
EPwm3Regs.DBFED.bit.DBFED = 50;                 // FED = 20 TBCLKs
EPwm3Regs.DBRED.bit.DBRED = 50;
//=====

// PWM 7A
EPwm7Regs.TBPRD = 2000;                          // Set timer period
EPwm7Regs.CMPA.bit.CMPA = 0;
EPwm7Regs.TBPHS.bit.TBPHS = 2000;                // Phase is 0
EPwm7Regs.TBCTL.bit.SYNCSEL = TB_SYNC_IN;
EPwm7Regs.TBCTR = 0x0000;                        // Clear counter
EPwm7Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN;   // Count up/down
EPwm7Regs.TBCTL.bit.PHSEN = TB_ENABLE;           // Disable phase Loading
EPwm7Regs.TBCTL.bit.PHSDIR = TB_DOWN;            // Phase UP/DOWN
EPwm7Regs.TBCTL.bit.HSPCLKDIV = TB_DIV1;         // Clock ratio to SYSCLKOUT
EPwm7Regs.TBCTL.bit.CLKDIV = TB_DIV1;

```

```

EPwm7Regs.CMPCTL.bit.SHDWAMODE = CC_SHADOW;    // Load registers every ZERO
EPwm7Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO_PRD;

EPwm7Regs.AQCTLA.bit.PRD = AQ_NO_ACTION;
EPwm7Regs.AQCTLA.bit.ZRO = AQ_NO_ACTION;
EPwm7Regs.AQCTLA.bit.CAU = AQ_CLEAR;           // set actions for EPWM1A
EPwm7Regs.AQCTLA.bit.CAD = AQ_SET;

// PWM 8A
EPwm8Regs.TBPRD = 2000;                        // Set timer period
EPwm8Regs.CMPA.bit.CMPA = 0;
EPwm8Regs.TBPHS.bit.TBPHS = 1000;             // Phase is 0
EPwm8Regs.TBCTL.bit.SYNCSEL = TB_SYNC_IN;
EPwm8Regs.TBCTR = 0x0000;                      // Clear counter
EPwm8Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; // Count up/down
EPwm8Regs.TBCTL.bit.PHSEN = TB_ENABLE;         // Disable phase loading
EPwm8Regs.TBCTL.bit.PHSDIR = TB_DOWN;          // Phase UP/DOWN
EPwm8Regs.TBCTL.bit.HSPCLKDIV = TB_DIV1;       // Clock ratio to SYSCLKOUT
EPwm8Regs.TBCTL.bit.CLKDIV = TB_DIV1;

EPwm8Regs.CMPCTL.bit.SHDWAMODE = CC_SHADOW;    // Load registers every ZERO
EPwm8Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO_PRD;

EPwm8Regs.AQCTLA.bit.PRD = AQ_NO_ACTION;
EPwm8Regs.AQCTLA.bit.ZRO = AQ_NO_ACTION;
EPwm8Regs.AQCTLA.bit.CAU = AQ_CLEAR;           // set actions for EPWM1A
EPwm8Regs.AQCTLA.bit.CAD = AQ_SET;

CpuSysRegs.PCLKCR0.bit.TBCLKSYNC = 1;

EDIS;

}

```