

**INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE
SANTA CATARINA – CÂMPUS FLORIANÓPOLIS
DEPARTAMENTO ACADÊMICO DE ELETRÔNICA
CURSO DE GRADUAÇÃO EM ENGENHARIA ELETRÔNICA**

JADE DUTRA LOPES

**ESTUDO DA INFLUÊNCIA DA DESCONTINUIDADE DO PLANO
DE REFERÊNCIA EM PCI NA COMPATIBILIDADE
ELETROMAGNÉTICA**

FLORIANÓPOLIS, 2024.

**INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE
SANTA CATARINA – CÂMPUS FLORIANÓPOLIS
DEPARTAMENTO ACADÊMICO DE ELETRÔNICA
CURSO DE GRADUAÇÃO EM ENGENHARIA ELETRÔNICA**

JADE DUTRA LOPES

**ESTUDO DA INFLUÊNCIA DA DESCONTINUIDADE DO PLANO
DE REFERÊNCIA EM PCI NA COMPATIBILIDADE
ELETROMAGNÉTICA**

Trabalho de Conclusão de Curso
submetido ao Instituto Federal de
Educação, Ciência e Tecnologia de
Santa Catarina como parte dos
requisitos para obtenção do título de
Engenheiro Eletrônico.

Orientador:
Prof. Dr. Luis Carlos Martinhago
Schilichting

FLORIANÓPOLIS, 2024.

Ficha de identificação da obra elaborada pelo autor.

Lopes, Jade

ESTUDO DA INFLUÊNCIA DA DESCONTINUIDADE DO PLANO DE REFERÊNCIA EM PCI NA COMPATIBILIDADE ELETROMAGNÉTICA / Jade Lopes; orientação de Luis Carlos Martinhago Schlichting.
- Florianópolis, SC, 2024.

67 p.

Trabalho de Conclusão de Curso (TCC) - Instituto Federal de Santa Catarina, Câmpus Florianópolis. Bacharelado em Engenharia Eletrônica. Departamento Acadêmico de Eletrônica.

Inclui Referências.

1. Compatibilidade Eletromagnética. 2. Placa de circuito impresso. 3. Descontinuidade. 4. Plano de referência.
I. Carlos Martinhago Schlichting, Luis. II. Instituto Federal de Santa Catarina. III. ESTUDO DA INFLUÊNCIA DA DESCONTINUIDADE DO PLANO DE REFERÊNCIA EM PCI NA COMPATIBILIDADE ELETROMAGNÉTICA.

ESTUDO DA INFLUÊNCIA DA DESCONTINUIDADE DO PLANO DE REFERÊNCIA EM PCI NA COMPATIBILIDADE ELETROMAGNÉTICA

JADE DUTRA LOPES

Este trabalho foi julgado adequado para obtenção do título de Engenheiro Eletrônico e aprovado na sua forma final pela banca examinadora do Curso de Engenharia Eletrônica do Instituto Federal de Educação, Ciência e Tecnologia de Santa Catarina.

Florianópolis, 19 de setembro, 2024.

Banca Examinadora:

Documento assinado digitalmente
 **LUIS CARLOS MARTINHAGO SCHLICHTING**
Data: 27/09/2024 13:36:55-0300
Verifique em <https://validar.iti.gov.br>

Luis Carlos Martinhago Schlichting, Dr.

Instituto Federal de Ciência e Tecnologia de Santa Catarina

Documento assinado digitalmente
 **REGINALDO STEINBACH**
Data: 27/09/2024 14:36:35-0300
Verifique em <https://validar.iti.gov.br>

Reginaldo Steinbach, Me.

Instituto Federal de Ciência e Tecnologia de Santa Catarina

Documento assinado digitalmente
 **MARIA CLAUDIA DE ALMEIDA CASTRO**
Data: 27/09/2024 15:57:23-0300
Verifique em <https://validar.iti.gov.br>

Maria Cláudia de Almeida Castro, Dr.

Instituto Federal de Ciência e Tecnologia de Santa Catarina

Dedico este trabalho aos meus pais, Lilian e Wilson.

AGRADECIMENTOS

Agradeço à minha mãe, Lilian, por me apoiar e sempre me lembrar do que sou capaz. Ao meu pai, Wilson, por acreditar em mim e incentivar meus sonhos. Às minhas irmãs, Larissa e Yasmin, por serem minhas confidentes e exemplos. À minha vó Iraci, que apesar de já ter partido, foi a mulher mais forte que já conheci – e sei que ela gostaria de participar de todas minhas conquistas.

Ao Instituto Federal de Santa Catarina (IFSC) e a todos os professores que cruzaram meu caminho, pelo comprometimento ao ensino e pela oportunidade de usufruir de um estudo de qualidade.

Ao meu orientador, Dr. Luis Carlos Martinhago Schlichting, pelo acolhimento, ensino e paciência com o meu trabalho, sempre me incentivando na pesquisa. O senhor é um exemplo a ser seguido.

Agradeço a todos meus amigos que participaram da minha jornada. Ao Gabriel, que sempre conseguiu me tranquilizar quando nada parecia dar certo, e ainda me tirava um sorriso do rosto depois. Ao Enzzo, minha dupla, que sempre ouviu minhas reclamações com paciência e me auxiliou a contornar todos os obstáculos. Ao Hazael, que se recusava a me deixar desistir, dispunha de seu próprio tempo em prol de me ajudar – e depois ainda íamos comer um crepe doce como recompensa. Ao Gustavo, sempre disponível a nos ajudar com o que quer que fosse. E ao Eric, que tornou os anos de faculdade mais leves e divertidos – nossa cumplicidade foi muito especial para mim neste período.

Aos meus queridos gatinhos, que nas épocas difíceis me acalmavam simplesmente por estarem ali. Em especial à minha gatinha Sarah, que cresceu comigo e já se foi, e à minha Pequena Lola – que têm uma conexão muito grande comigo e me acompanhou em todas as duras madrugadas estudando ou fazendo algum projeto.

E por último, mas não menos importante, agradeço à mim, por ter tido a perseverança de continuar, por mais que tudo parecia me levar a desistir. As coisas sempre melhoram no final.

*“Se você não sabe o que quer, você acaba com
um monte de coisas que não quer.”*
- Chuck Palahniuk

RESUMO

O avanço na tecnologia demanda placas cada vez menores e com uma frequência de operação mais alta, o que leva o projetista de um circuito eletrônico a ter que tomar cautela com possíveis efeitos da interferência eletromagnética no sistema. Assim, este trabalho visa analisar a influência de descontinuidades do plano de referência em placas de circuito impresso (PCI) na compatibilidade eletromagnética. A metodologia adotada inclui a revisão da literatura, seguida pela elaboração e teste de quatro diferentes placas de circuito impresso, projetadas com variações nas trilhas de condução e no plano de referência. Os experimentos foram realizados utilizando um rastreador de campo próximo e uma câmara semi-anecóica para medir os campos elétrico e magnético resultantes. Os resultados demonstraram que as descontinuidades no plano de referência podem ter tanto efeitos benéficos quanto prejudiciais, dependendo da configuração utilizada.

Palavras-chave: Compatibilidade eletromagnética. Placa de circuito impresso. Descontinuidade. Plano de referência.

ABSTRACT

Advances in technology require increasingly smaller boards and a higher operating frequency, which means that the designer of an electronic circuit has to be careful with the possible effects of electromagnetic interference on the system. Therefore, this work aims to analyze the influence of reference plane discontinuities in printed circuit boards (PCB) on electromagnetic compatibility. The methodology adopted includes a literature review, followed by the creation and testing of four different printed circuit boards, designed with variations in the conduction tracks and reference plane. The experiments were performed using a near-field tracker and a semi-anechoic chamber to measure the resulting electric and magnetic fields. The results demonstrated that discontinuities in the reference plane can have both beneficial and detrimental effects, depending on the configuration used.

Keywords: Electromagnetic compatibility. Printed circuit board. Discontinuity. Reference plane.

LISTA DE FIGURAS

Figura 1 - Exemplo de linhas de campo	18
Figura 2 - Regiões de campo de uma antena	19
Figura 3 - Diferença entre <i>microstrip</i> e <i>stripline</i>	21
Figura 4 - Modelo geral de circuito para uma linha de transmissão	22
Figura 5 - Correntes de retorno em diferentes frequências	24
Figura 6 - Efeito pelicular em um cabo condutor	25
Figura 7 - Campos elétrico e magnético ao redor de uma linha de transmissão.....	26
Figura 8 - Descontinuidade no plano de referência.....	27
Figura 9 - Placa <i>multilayer</i> de 6 camadas	29
Figura 10 - Decomposição dos aspectos de estrutura de EMC	30
Figura 11 - Aspectos da EMC	31
Figura 12 - Rastreador de Campo Próximo.....	35
Figura 13 - Antena de Campo Elétrico	36
Figura 14 - Antena de Campo Magnético.....	36
Figura 15 - Câmara Semi-Anecóica	37
Figura 16 - Placa no interior da câmara	38
Figura 17 - Placa 0	40
Figura 18 - Campo elétrico na placa 0	40
Figura 19 - Gráficos da placa 0 na CSA.....	41
Figura 20 - Campo magnético no <i>top layer</i> da placa 0	42
Figura 21 - Campo magnético no <i>bottom layer</i> da placa 0	43
Figura 22 - Placa 1	44
Figura 23 - Campo elétrico na placa 1	44
Figura 24 - Gráficos da placa 1 na CSA.....	45
Figura 25 - Campo magnético no <i>top layer</i> da placa 1	46
Figura 26 - Campo magnético no <i>bottom layer</i> da placa 1	47
Figura 27 - Placa 2	48
Figura 28 - Campo elétrico na placa 2	48
Figura 29 - Gráficos da placa 2 na CSA.....	49
Figura 30 - Campo magnético no <i>top layer</i> da placa 2	50
Figura 31 - Campo magnético no <i>bottom layer</i> da placa 2	51
Figura 32 - Placa 3	52
Figura 33 - Campo elétrico na placa 3	52

Figura 34 - Gráficos da placa 3 na CSA.....	53
Figura 35 - Campo magnético no <i>top layer</i> da placa 3.....	54
Figura 36 - Campo magnético no <i>bottom layer</i> da placa 3.....	55
Figura 37 - Comportamento das correntes na placa 0	56
Figura 38 - Comportamento das correntes na placa 1	57
Figura 39 - Comportamento das correntes na placa 2	57
Figura 40 - Zona de silêncio na placa 1	58
Figura 41 - Campo magnético no <i>bottom layer</i> das quatro placas	59
Figura 42 - Campo elétrico no <i>bottom layer</i> das quatro placas	60

LISTA DE TABELAS

Tabela 1 - Limites de emissões para equipamentos de classe A e B	33
Tabela 2 - Valores do nível de tensão em dBuV de cada face das placas.....	61

LISTA DE ABREVIATURAS E SIGLAS

ANATEL	Agência Nacional de Telecomunicações
ANVISA	Agência Nacional de Vigilância Sanitária
CEM	Compatibilidade Eletromagnética
CISPR	<i>Comité International Spécial des Perturbations Radioélectriques</i> (Comitê Internacional Especial de Rádio Interferência)
CSA	Câmara Semi-Anecóica
EMC	<i>Electromagnetic Compatibility</i> (Compatibilidade Eletromagnética)
EMI	<i>Electromagnetic Interference</i> (Interferência Eletromagnética)
IFSC	Instituto Federal de Santa Catarina
PCB	<i>Printed Circuit Board</i> (Placa de Circuito Impresso)
PCI	Placa de Circuito Impresso
SI	<i>Signal Integrity</i> (Integridade do Sinal)

SUMÁRIO

1	INTRODUÇÃO	14
1.1	Justificativa	14
1.2	Definição do Problema	15
1.3	Objetivo Geral.....	15
1.4	Objetivos Específicos	15
1.5	Estrutura do Trabalho.....	16
2	FUNDAMENTAÇÃO TEÓRICA.....	17
2.1	Campo Elétrico.....	17
2.2	Campo Magnético	18
2.3	Campo Próximo e Campo Distante	19
2.4	Placas de Circuito Impresso (PCI).....	20
2.4.1	Linha de Transmissão e Impedância	22
2.4.2	Corrente de Retorno	23
2.4.3	Efeito Pelicular	24
2.4.4	Plano de Referência.....	26
2.4.4.1	<i>Descontinuidade no Plano de Referência</i>	<i>27</i>
2.4.5	Placas <i>Multilayers</i>	28
2.5	Integridade do Sinal.....	29
2.6	Compatibilidade Eletromagnética	30
2.6.1	Interferência Conduzida	32
2.6.2	Interferência Radiada	32
2.6.3	Normas	32
3	METODOLOGIA	34
3.1	Rastreador Automático de Campo Próximo	34
3.2	Câmara Semi-Anecóica	36
4	APRESENTAÇÃO DOS RESULTADOS.....	39
4.1	Resultados no Rastreador Automático de Campo Próximo e na Câmara Semi-Anecóica	39
4.1.1	Placa 0	39
4.1.2	Placa 1	43
4.1.3	Placa 2	47
4.1.4	Placa 3	51
4.2	Análise e comparação dos resultados	56
5	CONSIDERAÇÕES FINAIS.....	63
5.2	Recomendações para trabalhos futuros.....	64
	REFERÊNCIAS	65

1 INTRODUÇÃO

A crescente integração de dispositivos eletrônicos em nossas vidas, tanto no âmbito pessoal quanto industrial, impulsiona a demanda por soluções eletrônicas cada vez mais compactas e eficientes. Para atender a essa necessidade, o desenvolvimento de placas de circuito impresso (PCIs) de alta frequência tornou-se fundamental. A miniaturização de dispositivos e a busca por maior velocidade de processamento exigem PCIs capazes de operar em frequências cada vez mais elevadas, o que impulsiona a constante evolução tecnológica nesse setor.

Tais mudanças trazem consigo problemas de compatibilidade eletromagnética (EMC – *Electromagnetic Compatibility*), o que implica que o design de circuitos seja feito visando minimizar quaisquer mal funcionamentos da performance esperada do equipamento – além de terem que cumprir com os requisitos legais do país. (PAUL, 2006).

Desta forma, métodos foram criados para minimizar os prejuízos advindos da interferência eletromagnética (EMI – *Electromagnetic Interference*) no bom funcionamento do circuito. Entre eles, o uso de plano de referência nas placas de circuito impresso (PCI).

Porém, no projeto de uma PCI é comum não conseguir um plano totalmente uniforme - podem ocorrer descontinuidades neste plano de referência. Assim, este trabalho visa um estudo mais detalhado sobre os diferentes casos de descontinuidades nestes planos de referência, analisando sua influência no ponto de vista do campo elétrico e magnético.

1.1 Justificativa

Problemas de compatibilidade eletromagnética são questões que perturbam o bom funcionamento de dispositivos e aparelhos eletrônicos há muitos anos. A disfunção de tais equipamentos compromete diretamente a integridade do sinal (SI – *Signal Integrity*) dos próprios, o que leva a um produto falho por não se adequar eletromagneticamente ao ambiente.

Entender os problemas de EMC e levá-los em conta à nível da integridade do sinal desde o início do projeto resulta em menos tempo gasto de interações entre hardware e software, além de facilitar posteriormente o cumprimento com as Normas Regulamentadoras. (ARMSTRONG, 2010).

Desta forma, com o estudo proposto neste trabalho, visa-se estudar e compreender a parte teórica e experimental do uso de diferentes planos de referência com descontinuidades em placas de circuitos impresso, a fim de minimizar possíveis problemas de EMC.

1.2 Definição do Problema

A partir das adversidades atuais enfrentadas em decorrência de EMI, devido às altas taxas de frequência e pequenos tamanhos das placas de circuitos impressos, qual a influência da descontinuidade do plano de referência no campo eletromagnético irradiado a partir de uma PCI?

1.3 Objetivo Geral

Analisar os comportamentos do campo elétrico e magnético em quatro tipos diferentes de configurações de trilhas e descontinuidades do plano de referência em placas de circuito impresso.

1.4 Objetivos Específicos

Dado o objetivo geral, os seguintes objetivos específicos são apresentados:

- a) Revisar a literatura a respeito dos tópicos mais relevantes para o estudo, tais como os campos elétricos e magnéticos, propagação de corrente, integridade do sinal, EMC e EMI;
- b) Entender os possíveis efeitos da descontinuidade do plano de referência na placa de circuito impresso;
- c) Implementar placas com diferentes trilhas e descontinuidades;

- d) Analisar, estudar e comparar os resultados dos campos elétrico e magnético de cada uma das placas.

1.5 Estrutura do Trabalho

Este trabalho está organizado em cinco capítulos. O primeiro tem como objetivo introduzir o assunto, definindo o problema e os objetivos que serão abordados posteriormente.

O segundo capítulo apresenta tópicos fundamentais para o entendimento da pesquisa, a fim de embasar, por meio de literatura previamente publicada, a metodologia e práticas feitas posteriormente. O terceiro descreve a metodologia usada no trabalho. Esta trata-se dos instrumentos e procedimentos utilizados para obter-se o resultado esperado.

O quarto capítulo são expostos os resultados dos testes práticos, junto de uma análise dos dados obtidos. Estes dados são discutidos e explicados, baseados nos tópicos estudados anteriormente.

O quinto capítulo é caracterizado pela conclusão e considerações finais do trabalho de pesquisa, sendo um resumo de tudo que foi exposto e alcançado.

2 FUNDAMENTAÇÃO TEÓRICA

Este capítulo tem como objetivo apresentar os principais temas que são relevantes para este trabalho. Primeiramente, uma revisão sobre o campo elétrico e magnético e o embasamento teórico de uma placa de circuito impresso, propagação de corrente elétrica e integridade de sinal. Por fim, é apresentado os conceitos de compatibilidade magnética e suas normas, plano de referência e zonas de silêncio.

2.1 Campo Elétrico

O campo elétrico é definido como a força por unidade de carga positiva em um dado ponto do espaço. A equação que o descreve pode ser dada por:

$$E = \frac{F}{q} \quad (1)$$

Onde:

E = campo elétrico em um ponto do espaço (N/C)


F = força que uma carga de teste experienciaria neste ponto (N)

q = carga de teste (C)

Trata-se de um conceito fundamental que ajuda a descrever a interação entre duas cargas elétricas. Entender o campo elétrico é essencial para compreender o comportamento de cargas elétricas e suas interações. (PURCELL, 2013).

Um dos métodos para representar o campo elétrico são por linhas de campo – que são nada menos que linhas imaginárias usadas para mostrar a direção que uma carga de teste positiva tomaria se colocada naquele ponto. A densidade das linhas indica o quão forte o campo é naquela região. A figura 1 a seguir representa estas linhas de campo:

Figura 1 - Exemplo de linhas de campo



Fonte: Adaptado de Purcell, E. M. (2013).

Como pode ser observado na figura 1, as linhas de campo convergem para a região com o campo mais forte, e se espalham onde é mais fraco.

2.2 Campo Magnético

Provado por Maxwell como sendo resultado da variação de um campo elétrico, o campo magnético é um campo vetorial que descreve a influência magnética em cargas elétricas em movimento, correntes elétricas e materiais magnéticos. (JACKSON, 1975). É caracterizado por sua direção, magnitude e variação espacial. A equação do campo magnético pode ser descrita pela equação de Maxwell:

$$\nabla \times \mathbf{B} = \mu_0 \mathbf{J} + \mu_0 \epsilon_0 \frac{\delta \mathbf{E}}{\delta t} \quad (2)$$

Onde:

B = campo magnético (N.s/C),

J = densidade de corrente (A/m²),

E = campo elétrico (N/C),


μ_0 = permeabilidade no espaço livre,

ϵ_0 = permissividade no espaço livre.

2.3 Campo Próximo e Campo Distante

De acordo com Balanis (2005), o espaço que cerca uma antena é comumente dividido em três regiões: campo próximo reativo, campo próximo radiativo e campo distante. Há diferenças distintas entre eles, apesar de não haver mudanças abruptas quando os limites de cada um são cruzados. A figura 2 exemplifica a divisão entre estes campos.

Figura 2 - Regiões de campo de uma antena



Fonte: adaptação de Balanis (2005).

Segundo com Balanis (2005), a região do campo próximo reativo pode ser definida como a região que imediatamente cerca a antena, definida por:

$$R_1 < 0,62\sqrt{D^3/\lambda} \quad (3)$$

Onde:

R_1 = raio do limite da região do campo próximo reativo,

λ = comprimento de onda,

D = maior dimensão da antena.

A região de campo próximo radiativo, por sua vez, pode ser definida como a região entre o campo próximo reativo e o campo distante, em que os campos de radiação predominam e a distribuição do campo angular dependa da distância da antena. Se a dimensão da antena não for maior que o comprimento de onda, esta região pode não existir. O limite desta região se dá por:

$$0,62\sqrt{D^3/\lambda} \leq R_2 < 2D^2/\lambda \quad (4)$$

Já a região de campo distante é definida como a região do campo de uma antena onde a distribuição do campo angular é independente da distância da antena. A região de campo distante comumente existe em distâncias maiores que $2D^2/\lambda$. (BALANIS, 2005).


2.4 Placas de Circuito Impresso (PCI)

As placas de circuito impresso desempenham um papel crucial na eletrônica moderna, fornecendo um meio confiável e organizado de conectar vários componentes afim de criar sistemas eletrônicos funcionais. Podem ser definidas como

uma estrutura rígida para suportar linhas de transmissão que compartilham de um substrato comum. (MONTROSE, 2000).

A confecção de uma PCI envolve diversas etapas e materiais, que podem ser adaptadas de acordo com as preferências e instrumentos disponíveis para o profissional responsável pela placa. Trilhas de cobre são comumente usadas para serem os condutores da placa. De acordo com Thierauf (2004), estas trilhas podem estar na superfície da placa (denominada de *microstrip*) ou enterradas em meio do isolante que constitui a placa (*stripline*). A figura 3 exemplifica estes dois casos, respectivamente.

Figura 3 - Diferença entre *microstrip* e *stripline*



Fonte: elaboração própria (2024).

Ainda, componentes e sinais em alta frequência não devem ser posicionados nas extremidades da placa. Isto se deve pois a extremidade possui diferentes características de impedância, o que pode levar a um alto risco de interferência eletromagnética. Assim, para reduzir este risco, é melhor que estes componentes e sinais estejam mais perto do meio da PCI. (SIERRA CIRCUITS, 2020).


A miniaturização, densificação funcional e velocidade dos dispositivos eletrônicos impacta diretamente as estruturas e processos das PCIs. O aumento na demanda de corrente faz com que seja necessário um aumento no número de

camadas do circuito. (COOMBS, 2016). Sendo assim, surgem as placas de circuito impresso *multilayer* (multicamadas).

2.4.1 Linha de Transmissão e Impedância

Uma linha de transmissão é usada para transmitir um sinal de um ponto a outro. É composto por dois condutores com um comprimento – um deles é chamado de “caminho do sinal” e o outro de “caminho de retorno”. (BOGATIN, 2010). Na figura 4 é possível observar um modelo geral de circuito para uma linha de transmissão.

Figura 4 - Modelo geral de circuito para uma linha de transmissão



Fonte: Adaptado de Thierauf (2004).

Cada linha apresenta uma resistência (R) e uma indutância (L). O caminho de sinal e o de retorno são separados por um dielétrico, gerando assim uma capacitância (C) – e por este dielétrico não ser ideal, surge também uma perda através deste capacitor, chamada de condutância (G). A indutância modela a energia contida no campo magnético, e a capacitância modela a energia contida no campo elétrico. As resistências da série representam as perdas da linha, e a condutância, as perdas do dielétrico. (THIERAUF, 2004).

Dessa maneira, a impedância Z da linha é constituída pelo resistor R em série com o indutor L , enquanto a admitância Y se dá pela condutância G em paralelo com o capacitor C . Assim, a admitância compreende, além das perdas do dielétrico, a capacitância parasita entre os condutores de sinal e retorno; enquanto a impedância compreende a resistência da série do condutor de sinal e do caminho de retorno e a

indutância representada pelo *loop* da corrente de saída e corrente de retorno. (JOHNSON, GRAHAM, 1993). Assim, temos as seguintes equações:

$$Z = R + j\omega L \quad (5)$$

$$Y = G + j\omega C \quad (6)$$

Onde:

Z = impedância (Ω),

Y = admitância (S),

R = resistência (Ω),

j = operador imaginário,

ω = frequência (rad/s),

L = indutância (H),

C = capacitância (F).

2.4.2 Corrente de Retorno

Segundo a Primeira Lei de Kirchhoff, “a soma das correntes em qualquer nó da rede é zero”. Algumas conclusões podem ser tiradas deste princípio, como:

- Para toda corrente de sinal, deve haver uma corrente de retorno igual e oposta;
- A corrente sempre faz um *loop* – se ela sai, ela deve retornar;
- A corrente de retorno é tão importante quanto a corrente de sinal em termos de ruído, *crosstalk* e análise de EMC. (JOHNSON, GRAHAM, 1993, tradução própria).


Como visto anteriormente, uma linha de transmissão é constituída pelo caminho do sinal e o caminho de retorno. Um ponto de extrema importância é sobre como a corrente circula por esta linha – mais especificamente, como ela retorna. A determinação deste caminho depende de alguns fatores, tais como a geometria das trilhas, a frequência do sinal e o arranjo das camadas da PCI. (PETERSON, 2020).

Em termos da frequência, à medida em que ela aumenta, a corrente no caminho de retorno tomará o caminho da menor impedância. Ou seja, ela percorre o caminho com o menor *loop* de indutância, fazendo com que ela se movimente o mais

próximo possível da corrente do sinal. Em outras palavras: quanto mais alta a frequência, maior a tendência da corrente de retorno fluir diretamente por baixo da corrente do sinal. Para frequências baixas, a corrente segue o caminho de menor resistência. (BOGATIN, 2010).

A figura 5 ilustra bem ambas as situações das frequências. Para uma frequência de 1 kHz, apesar da corrente viajar ao longo da trilha, ela atravessa o plano de referência até a fonte. Já para a frequência de 1 MHz, as correntes de retorno não vão diretamente da carga para a fonte – elas fazem o caminho abaixo da trilha. Apesar de ser um caminho mais comprido, a indutância é muito menor, fazendo com que a impedância também seja. (ARCHAMBEAULT, 2008).

Figura 5 - Correntes de retorno em diferentes frequências



Fonte: adaptado de Archambeault (2008).

2.4.3 Efeito Pelicular

O fluxo de corrente em alta frequência não circula uniformemente na área da seção transversal do condutor, sendo assim ajustada e distribuída pelo campo magnético dentro dele. O campo a força a fluir em uma camada fina por baixo da superfície. A redistribuição da corrente aumenta a resistência aparente do condutor, e em termos de linhas de transmissão, este fenômeno é chamado de efeito pelicular (ou efeito *skin*). A grossura da camada necessária para reduzir a intensidade do campo

magnético dentro do condutor por um fator de $\frac{1}{e}$ é chamada de “profundidade pelicular” (*skin depth*), e pode ser estimada pela equação 5. (JOHNSON, GRAHAM, 1993).

$$\delta = \sqrt{\frac{2}{\omega\mu\sigma}} \quad (7)$$

Onde:


δ = profundidade pelicular (m),

$\omega = 2\pi f$ é a frequência de operação (rad/s),

μ = permeabilidade magnética do material condutor (H/m),

σ = condutividade do material condutor (S/m).

Figura 6 - Efeito pelicular em um cabo condutor



Fonte: autoria própria.

A figura 6 exemplifica o efeito pelicular na área de seção transversal de um cabo - a corrente se concentra logo sob a superfície do condutor, enquanto em seu interior, a densidade de corrente é notavelmente mais baixa.

Ainda conforme Johson e Graham (1993), na prática, materiais com muita espessura de profundidade pelicular são excelentes escudos magnéticos, enquanto materiais com a grossura inferior a 1 unidade de profundidade pelicular, oferecem apenas uma atenuação parcial dos campos magnéticos.


Este efeito pode comprometer o funcionamento desejado de PCI em alta frequência, afetando a impedância, integridade do sinal e entrega de energia.

2.4.4 Plano de Referência

O plano de referência é uma camada de cobre ou material condutor semelhante interno à uma PCI, a um potencial de tensão de 0 V. Ele é fisicamente adjacente à uma camada do circuito ou de roteamento do sinal, e fornece um caminho de baixa impedância para as correntes retornarem à fonte. (MONTROSE, 2000).

Sem um plano de retorno próximo para cada trilha, as áreas de *loop* do sinal se tornam grandes e os campos não são confinados. (MORRISON, 2007). A figura 7 mostra o padrão de distribuição dos campos elétrico (E) e magnético (H) ao redor de uma linha de transmissão.

Figura 7 - Campos elétrico e magnético ao redor de uma linha de transmissão




Fonte: adaptado de Morrison, 2007.

2.4.4.1 Descontinuidade no Plano de Referência

Planos de referência são sempre parte do caminho de transmissão do sinal. A corrente sempre circulará através destes planos, e o quanto mais “apertado” o *loop* de corrente, menos interferência eletromagnética será produzida. (ISHIKAWA, 2015).

Uma maneira de evitar a EMI em uma placa de circuito impresso, é pela criação de uma descontinuidade no plano de referência. Esta lacuna pode isolar regiões da PCB de ruídos de alta frequência, formando uma zona de silêncio. Criadas estas zonas, elas podem servir de diferentes funções, como separar sinais analógicos e digitais, proteger componentes mais sensíveis etc. A figura a seguir apresenta um esquemático simples de uma descontinuidade no plano.

Figura 8 - Descontinuidade no plano de referência



Fonte: autoria própria (2024).

Entretanto, a criação destas descontinuidades no plano de referência por vezes pode acarretar problemas não bem-vindos para o bom funcionamento do sistema. Cruzar uma trilha por uma descontinuidade, por exemplo, pode aumentar significativamente o risco de EMI. Uma porção da corrente de retorno contornará o

espaço vazio, e conseqüentemente, aumentará o seu trajeto, aumentando a chance de ruído indesejado. (SIMONOVICH, 2018).

Segundo Peterson (2018), os planos de referência com descontinuidade também podem atuar como antenas e irradiar. Alguns autores, como Knack (2019), ainda afirmam que separar o plano de referência destruirá a integridade da placa.

Apesar de ser uma técnica um tanto controversa, seu uso deve ser estudado pelo *designer* da placa e avaliado minuciosamente (o local da placa que ele será inserido, sua espessura, trilhas e componentes em seus arredores etc.). É de extrema importância levar em consideração, ao mesmo tempo, a integridade do sinal e a compatibilidade eletromagnética ao fazer o *design* de uma PCB com descontinuidade no plano de referência. (SIMONOVICH, 2018).

2.4.5 Placas *Multilayers*

Placas *multilayers* são caracterizadas por PCIs com 4 ou mais camadas. Estas placas, ao usarem plano de referência e/ou planos de alimentação, apresentam uma redução de emissões radiadas (apresentando também uma melhor performance de EMC e integridade do sinal) em comparação com placas de apenas 2 camadas. (OTT, 2009).


Ao realizar o design de uma placa *multilayer*, o projetista tem seis objetivos que devem tentar ser alcançados:

1. Uma camada de sinal deve estar sempre adjacente a um plano.
2. As camadas de sinal devem estar firmemente acopladas (próximas) aos seus planos adjacentes.
3. Os planos de alimentação e terra devem estar intimamente acoplados.
4. Os sinais de alta velocidade devem ser roteados em camadas aterradas localizadas entre planos. Os planos podem então atuar como escudos e conter a radiação das trilhas de alta velocidade.
5. Os planos de referência múltiplos são muito vantajosos, pois diminuirão a impedância de aterramento da placa e reduzirão a radiação de modo comum.
6. Quando sinais críticos são roteados em mais de uma camada, eles devem ser confinados a duas camadas adjacentes ao mesmo plano. (adaptado de OTT, 2009, tradução própria).

De acordo com Ott (2009), placas de 6 camadas ou superiores, de uma perspectiva de compatibilidade eletromagnética, são preferidas do que PCIs com 4

camadas, pois é mais fácil proteger sinais de alta frequência ao colocá-los entre planos. Um exemplo deste caso é visto na figura 9.

Figura 9 - Placa *multilayer* de 6 camadas



Fonte: adaptado de Ott (2009).

2.5 Integridade do Sinal

A capacidade de um sinal de se propagar através de uma linha de transmissão com precisão e eficiência, de um transmissor para um receptor, sem distorção ou degradação do mesmo caracteriza o termo “integridade do sinal” (SI).

As principais preocupações para a SI são reflexões provenientes de descontinuidades das interconexões, ruídos induzidos por trilhas vizinhas (também conhecido como *crosstalk*) e ruídos na distribuição de energia, produzidos pela comutação dos dispositivos digitais (como transistores e tiristores). (CANIGGIA, MARADEI, 2008).

É tarefa do *designer* da PCI estabelecer regras e parâmetros para preservar a integridade do sinal, antes mesmo do roteamento da PCI. Por exemplo, ao determinar janelas de limite de tempo e de tensão para cada sinal, se torna mais fácil o engenheiro analisar até onde pode ocorrer tais variações. (RITCHEY, 2003).


Em resumo, o processo de engenharia de integridade do sinal é composto por três partes: análise e controle de temporização, engenharia da fonte de alimentação e análise e controle de transientes de tensão. (RITCHEY, 2003).

2.6 Compatibilidade Eletromagnética

O contínuo aumento no uso de circuitos eletrônicos para a computação, comunicação, entre outros diversos usos, faz com que seja necessário que estes circuitos operem fisicamente próximos um do outro. Por muitas vezes, estes circuitos afetam uns aos outros negativamente – causando o que conhecemos como interferência eletromagnética. A tendência desta situação ocorrer aumenta, dado que cada vez mais o mercado exige equipamentos menores, com mais circuitos espremidos em espaços pequenos, sem contar ainda no aumento das frequências de *clock* que aumentaram drasticamente no passar dos últimos anos. (OTT, 2009).

Segundo Paul (2006), um sistema eletrônico é eletromagneticamente compatível com seu ambiente se: não causa interferência com outros sistemas; não é suscetível a emissões de outros sistemas; não causa interferência consigo mesmo. A estrutura de um *design* voltado para EMC pode ser observado na figura 10.

Figura 10 - Decomposição dos aspectos de estrutura de EMC



Fonte: adaptado de Paul (2006).

Ainda de acordo com Paul (2006), a fonte produz a emissão e o caminho de transmissão transfere a energia de emissão para um receptor, onde é processada. Esta pode resultar em um comportamento desejado ou indesejado – sendo indesejado, ocorre a EMI. Para prevenir a EMI, há três maneiras:


- Suprimir a emissão na fonte;

- Tornar o caminho de transmissão o mais ineficiente possível;
- Tornar o receptor menos susceptível à emissão. (PAUL, 2006, tradução própria).

O ambiente eletromagnético é composto por energia radiada e conduzida, desta maneira, a EMC tem dois aspectos: emissão e susceptibilidade. Susceptibilidade é a capacidade de resposta de um dispositivo ou circuito à uma energia eletromagnética indesejada (por exemplo, ruído). Uma das dificuldades em estabelecer os níveis de susceptibilidade é definir o que constitui a degradação de performance. Já a emissão diz respeito ao potencial do produto de causar interferência. Controlar a emissão é limitar a energia eletromagnética emitida, portanto, é uma tentativa de produzir um ambiente eletromagneticamente compatível. (OTT, 2009).

Uma vez definidos os dois aspectos da EMC, pode-se também dividir a propagação da energia eletromagnética em quatro subgrupos: emissões conduzidas e emissões radiadas; susceptibilidade à condução e susceptibilidade à radiação. A figura 11 representa estas definições.

Figura 11 - Aspectos da EMC



Fonte: Adaptado de Schlichting (2003).

2.6.1 Interferência Conduzida

A interferência eletromagnética conduzida, como o próprio nome já diz, se dá por meio da condução – a interferência chega ou sai do sistema via condutores metálicos (trilhas, componentes etc.) ou elementos parasitas (acoplamentos capacitivos e indutivos ou capacitâncias intrínsecas de componentes). É necessário o conhecimento do comportamento de todos os aspectos do sistema em alta frequência para que se possa tentar reduzir os caminhos possíveis da interferência. (SCHLICHTING, 2003).

2.6.2 Interferência Radiada

A interferência eletromagnética radiada, por sua vez, se propaga por meios não metálicos, como o ar. O ruído eletromagnético é levado para dentro ou para fora do sistema, e surge devido aos *loops* de correntes presentes no sistema, que geram campos eletromagnéticos. A intensidade destes campos é determinada por alguns fatores, como: a amplitude e frequência da corrente, comprimento das trilhas e cabos, área de caminhos fechados etc. (SCHLICHTING, 2003).

2.6.3 Normas

Para que um novo produto eletrônico possa alcançar um espaço no mercado para o consumidor final, ele deve passar por uma série de testes afim de ser aprovado pelas normas regulamentadoras do país. O desempenho dos equipamentos nos testes pode melhorar muito se já existir um plano bem traçado para os testes de EMC, evitando possíveis ajustes e gastos no sistema para a adaptação às normas do país. (BITTAR, RAIZER, 2005).

Diferentes países utilizam diferentes normas. Na Europa e em muitos outros países do mundo, é adotada a norma da CISPR (*Comité International Spécial des Perturbations Radioélectriques*). De acordo com Bittar e Raizer (2005), “atualmente no Brasil não há um órgão global que cuide apenas dos aspectos de CEM, no entanto a CEM é apenas um dos itens cobrados pelos órgãos regulamentadores

das diversas áreas onde a CEM seja relevante.” Testes de compatibilidade são cobrados pela ANATEL e pela ANVISA.

Existem dois tipos de normas: normas de emissão e normas para imunidade. As primeiras têm como foco impor limites e metodologias de teste para medir o nível de emissão de perturbações eletromagnéticas de um equipamento, utilizando os fundamentos da norma CISPR 22. Esta norma estabelece os limites aceitos para os testes de emissão. Tais limites podem ser obtidos através do *site* da ANATEL, e são observados na Tabela 1.

Tabela 1 - Limites de emissões para equipamentos de classe A e B

Emissão	Faixa de frequência (MHz)	Limites Classe A quase-pico	Limites Classe B quase-pico
Conduzida	0,15 a 0,50	79 dB (µV)	66 a 56 dB (µV)
	0,50 a 30	73 dB (µV)	60 dB (µV)
Radiada	30 a 230	40 dB (µV/m)	30 dB (µV/m)
	230 a 1000	47 dB (µV/m)	37 dB (µV/m)

Fonte: ANATEL.

Segundo a ANATEL,

Equipamento classe A: equipamento com características próprias para instalação em estações de telecomunicações. Estes equipamentos podem causar problemas de radiointerferência se instalados em ambientes ou áreas residenciais. Equipamento classe B: equipamento destinado ao uso em ambiente doméstico ou residencial com características próprias para as instalações do usuário, para a instalação em redes de acesso ou para situações de local não fixo de uso (exemplos: equipamento portátil alimentado por baterias). Estes equipamentos podem ser utilizados em estações de telecomunicações. (ANATEL, 2018).

Já as normas para imunidade, estão focadas na susceptibilidade dos equipamentos aos distúrbios eletromagnéticos presentes no ambiente. A ANATEL segue diversas normas para estes testes, como a CISPR 24.

3 METODOLOGIA

Este trabalho tem como objetivo analisar e estudar o comportamento dos campos elétricos e magnéticos em diferentes exemplos de descontinuidades do plano de referência em placas de circuito impresso, levantando assim conclusões sobre a influência e utilidade dessas descontinuidades em cada caso.

Levando este objetivo em consideração, este trabalho, segundo Gil (2002), pode ser classificado como uma pesquisa exploratória – uma vez que “têm como objetivo proporcionar maior familiaridade com o problema, com vistas a torná-lo mais explícito ou a construir hipóteses”. Ainda, o trabalho pode ser definido como qualitativo, por tratar-se de um estudo de caso e pesquisa bibliográfica.


Assim, foi feita a revisão bibliográfica sobre o assunto e então deu-se início aos experimentos práticos. Para tal, foi realizado o layout de quatro PCIs com diferenças na trilha de condução e no plano de referência no *software* KiCad, e então, fabricadas em um equipamento de fresa. Para os testes, foram utilizados dois equipamentos: o rastreador de campo e a câmara semi-anecóica.

3.1 Rastreador Automático de Campo Próximo

O rastreador automático de campo próximo foi utilizado, assim como o próprio nome sugere, para medir o campo próximo às placas (tanto elétrico quanto magnético). Trata-se de uma estrutura conectada a outros instrumentos, com uma antena em sua extremidade, capaz de realizar medidas de forma matricial por toda a extensão da placa. Este equipamento foi estudado e montado anteriormente em um Trabalho de Conclusão de Curso Superior de Tecnologia em Eletrônica Industrial (LUIZ, 2022).

Toda a estrutura é composta por: estrutura CNC (Controle Numérico Computadorizado) com motores XY, as antenas de teste, um gerador de funções, o analisador de espectro HAMEG HMS-X., e uma fonte de alimentação. Estes equipamentos podem ser observados na figura 12.

Figura 12 - Rastreador de Campo Próximo




Fonte: autoria própria (2024).

Para a realização dos testes, o rastreador conta com um dispositivo com microcontrolador que se conecta diretamente ao computador via USB. Por meio de um *software* dedicado à estrutura, foi possível configurar da maneira desejada as medidas.

O *software* permite a calibração do equipamento para resultados mais exatos. Após inserido o tamanho da matriz, o rastreador mapeia todos os pontos da placa, gerando de resultado um mapa de calor e um arquivo CSV (planilha) com os valores de cada ponto da matriz. O processo é repetido para ambas as faces das placas.

O método de coleta de dados para os campos elétrico e magnético foi muito similar, contando com algumas diferenças na técnica. Além do fato de contarem com antenas diferentes para cada campo (figuras 13 e 14), a medida do campo magnético requeria que a antena fosse girada em 90° para cada eixo, X e Y, e com a soma dos dois, tinha-se o mapa de calor resultante. O campo elétrico não necessitava deste giro, assim, a face da placa poderia ser medida inteira com apenas um comando.

Figura 13 - Antena de Campo Elétrico



Fonte: autoria própria (2024).

Figura 14 - Antena de Campo Magnético



Fonte: autoria própria (2024).

3.2 Câmara Semi-Anecóica

A câmara semi-anecóica (CSA) é uma estrutura utilizada para a realização de ensaios de compatibilidade eletromagnética, como mostra a figura 15. Seu interior possui material que absorve energia eletromagnética, e suas paredes metálicas blindam o equipamento sob teste de sinais provenientes de fontes externas – impedindo também que os sinais gerados na câmara se propaguem para fora. (SANTOS, 2007).

Figura 15 - Câmara Semi-Anecóica




Fonte: autoria própria (2024).

Para o projeto, a CSA do modelo GTEM 750 foi utilizada para medir os campos elétricos irradiados vindos de cada placa de circuito impresso testada. Assim, a placa era colocada dentro da estrutura, mostrada na figura 16, conectada por via de conexões dentro da câmara para o gerador que estava do lado de fora. Os valores de frequência e impedância foram os mesmos utilizados no rastreador de campo próximo, para que se pudesse ter consistência na apuração das medidas. O campo elétrico foi medido pelo analisador ESL – *EMI TEST RECEIVER* conectado à câmara e depois tratado com o *software* EMC32.

As medidas obtidas pela câmara eram dadas pelo valor de dBuV – nível de tensão em decibéis. Neste caso, quanto menor o valor obtido das medidas, melhor é o resultado do ponto de vista de emissão irradiada da placa.

Figura 16 - Placa no interior da câmara



Fonte: autoria própria (2024).

4 APRESENTAÇÃO DOS RESULTADOS


Este capítulo abordará os resultados dos testes de cada placa no rastreador de campo próximo, para campo elétrico e magnético, e na câmara semi-anecóica, para campo elétrico irradiado. As figuras da análise mostrarão o *top layer* (camada superior da placa, a qual tem a presença de trilha de condução) e o *bottom layer* (camada inferior da placa, a qual possui o plano de referência com ou sem a descontinuidade). Todas as placas eram do tamanho 10 x 10 cm, e foram submetidas à uma tensão senoidal de 18 Vpp, frequência de 25 MHz (valor escolhido por ser a máxima frequência obtida no gerador de funções) e uma impedância de 470 ohms. Para o rastreador, ambas antenas foram posicionadas à 1 mm das placas para todas as medidas.

Após as placas serem sujeitas aos testes, os arquivos CSV correspondentes foram submetidos à um *software* comparador, a fim de ter uma mesma escala entre os resultados obtidos em cada placa. Os gráficos resultantes da CSA foram obtidos diretamente pelo *software* EMC32.

4.1 Resultados no Rastreador Automático de Campo Próximo e na Câmara Semi-Anecóica


4.1.1 Placa 0

A placa 0, vista na figura 17, trata-se de uma PCI com uma trilha em “L” e um plano de referência sem descontinuidades.

Figura 17 - Placa 0

Fonte: autoria própria (2024).

Foi desenhado por cima das figuras dos mapas um simples esquemático das placas para melhor compreensão dos resultados. Para o campo, obteve-se os mapas de calor vistos na figura 18.


Figura 18 - Campo elétrico na placa 0

Fonte: autoria própria (2024).

Nesta placa 0, com um plano de referência sem discontinuidades, observa-se no *top layer* que o campo possui maior intensidade na região da trilha de condução. Já no *bottom layer*, percebe-se que o campo está uniformemente espalhado pelo plano, porém nota-se uma maior intensidade do campo elétrico fora da placa, próximo das trilhas.

A figura 19 apresenta o resultado obtido na câmara semi-anecóica para o campo elétrico irradiado, sendo um gráfico da frequência em Hertz x nível de tensão em dBuV. O ponto mais alto no *top layer*, em 25 MHz, apresenta o valor de 61,496 dBuV. Já no *bottom layer*, este valor é de 65,827 dBuV.

Figura 19 - Gráficos da placa 0 na CSA




(a) *Top layer*

(b) *Bottom layer*

Fonte: autoria própria (2024).

Para o campo magnético, foram obtidos os mapas de calor X, Y e XY para as duas faces da placa, vistos nas figuras 20 e 21.


Figura 20 - Campo magnético no *top layer* da placa 0



Fonte: autoria própria (2024).

O mapa de calor XY apresenta o campo magnético resultante de X e Y (os quais mostram o sentido das correntes), e fornece uma noção do comportamento da corrente na trilha de condução da placa no *top layer*.

Figura 21 - Campo magnético no *bottom layer* da placa 0




Fonte: autoria própria (2024).

Os mapas de calor do *bottom layer* exibem os caminhos das correntes de retorno no plano de referência.

4.1.2 Placa 1

A placa 1, mostrada na figura 22, trata-se de uma PCI com trilha em “L” e uma descontinuidade no plano de referência. Este *gap* não cruza a trilha.

Figura 22 - Placa 1




(a) *Top layer*

(b) *Bottom layer*

Fonte: autoria própria (2024).

Para o campo elétrico, obteve-se resultados vistos na figura 23.

Figura 23 - Campo elétrico na placa 1



(a) *Top layer*


(b) *Bottom layer*

Fonte: autoria própria (2024).


Os resultados obtidos para o campo elétrico da placa 1 são muito semelhantes com a placa 0 – apresentando também um campo mais intenso fora da placa de circuito impresso.

Os gráficos da figura 24, obtidos pelas medidas realizadas na CSA, mostram um nível de 62,005 dBuV para o *top layer* e 67,977 dBuV para o *bottom layer*.

Figura 24 - Gráficos da placa 1 na CSA



(a) *Top layer*




(b) *Bottom layer*

Fonte: autoria própria (2024).

Para o campo magnético, foram obtidos os mapas de calor X, Y e XY para cada face da placa conforme apresentados na figura 25 e 26.


Figura 25 - Campo magnético no *top layer* da placa 1



Fonte: autoria própria (2024).

Mais uma vez, os resultados dos mapas de calor do *top layer* exibem o sentido das correntes, acentuando a área da trilha de condução da placa.

Figura 26 - Campo magnético no *bottom layer* da placa 1




Fonte: autoria própria (2024).

Os resultados dos mapas de calor da figura 26 do *bottom layer* mostram como a descontinuidade do plano força o caminho da corrente de retorno a tomar outro rumo (diferente do visto na placa 0).


4.1.3 Placa 2

A placa 2 possui uma trilha de condução em “L” que cruza a descontinuidade do plano de referência. Esta placa é mostrada na figura 27.

Figura 27 - Placa 2



(a) *Top layer*




(b) *Bottom layer*


Fonte: autoria própria (2024).

O campo elétrico na placa é visto na figura 28.

Figura 28 - Campo elétrico na placa 2



(a) *Top layer*




(b) *Bottom layer*

Fonte: autoria própria (2024).


É possível observar no campo elétrico do *bottom layer* como há um ponto de maior intensidade do campo elétrico no mapa no cruzamento da trilha com a descontinuidade, além de também ter uma forte intensidade para fora da placa.

Na figura 29 é possível observar os níveis de tensão em dBuV para a placa 2, os quais são de 61,110 para o *top layer* e 66,012 para o *bottom layer*.

Figura 29 - Gráficos da placa 2 na CSA



(a) *Top layer*




(b) *Bottom layer*

Fonte: autoria própria (2024).

As figuras 30 e 31 apresentam os mapas de calor X, Y e XY referentes ao campo magnético de cada face da placa 2.


Figura 30 - Campo magnético no *top layer* da placa 2



Fonte: autoria própria (2024).

Os mapas de calor do campo magnético no *top layer* e no *bottom layer*, visto na figura 31, mostram o impacto que uma descontinuidade pode causar na integridade do sinal de uma PCI quando cruza uma trilha de condução. Além de já mostrar o *loop* que a corrente faz, o mapa XY do *top layer* também indica dois pontos de grande intensidade: logo acima da descontinuidade, e na intersecção da trilha com o *gap*.

Figura 31 - Campo magnético no *bottom layer* da placa 2



Fonte: autoria própria (2024).

4.1.4 Placa 3

A placa 3 possui uma trilha de condução na diagonal da placa, e um plano de referência sem descontinuidades, como mostra a figura 32.

Figura 32 - Placa 3



(a) *Top layer*




(b) *Bottom layer*


Fonte: autoria própria (2024).

Na figura 33, temos os resultados dos mapas de calor do campo elétrico.

Figura 33 - Campo elétrico na placa 3



(a) *Top layer*




(b) *Bottom layer*

Fonte: autoria própria (2024).


É possível observar como o campo elétrico se concentra na região da trilha de condução no *top layer*. No *bottom layer*, o campo elétrico possui uma intensidade maior próximo de onde a trilha está próxima da extremidade da placa.

Na figura 34, observa-se que os níveis em dBuV vistos nos gráficos são de 35,914 para o *top layer* e de 39,342 para o *bottom layer*.

Figura 34 - Gráficos da placa 3 na CSA



(a) *Top layer*




(b) *Bottom layer*

Fonte: autoria própria (2024).

As figuras 35 e 36 apresentam os mapas de calor X, Y e XY do campo magnético para cada face da placa 3.


Figura 35 - Campo magnético no *top layer* da placa 3



Fonte: autoria própria (2024).

A figura 35 mostra como a corrente circula no *top layer* da placa 3, com uma maior intensidade na região da trilha de condução da placa.

Figura 36 - Campo magnético no *bottom layer* da placa 3



Fonte: autoria própria (2024).


Já a figura 36, com os mapas de calor do *bottom layer* da placa 3, mostra como as correntes no plano de referência apresentam uma maior intensidade na região onde a trilha se aproxima da extremidade da placa.

4.2 Análise e comparação dos resultados

Com os resultados individuais das placas devidamente apresentados, uma comparação e análise entre eles é proposta a fim de obter-se conclusões sobre o uso em cada caso das discontinuidades no plano de referência, bem como o posicionamento da trilha de condução nas PCs.

Primeiramente, sugere-se uma análise mais detalhada sobre o campo magnético resultante XY das três primeiras placas (placa 0, 1 e 2), o qual fornece uma ideia do comportamento das correntes de sinal e de retorno. As figuras 37, 38 e 39 apresentam um diagrama simplificado da atuação das correntes nestas placas, lado a lado com seus respectivos mapas de calor do *bottom layer*.

Figura 37 - Comportamento das correntes na placa 0




(a) Caminho das correntes


(b) Mapa de calor XY da placa 0

Fonte: autoria própria (2024).

Figura 38 - Comportamento das correntes na placa 1




(a) Caminho das correntes




(b) Mapa de calor XY da placa 1

Fonte: autoria própria (2024).

Figura 39 - Comportamento das correntes na placa 2



(a) Caminho das correntes




(b) Mapa de calor XY da placa 2

Fonte: autoria própria (2024).

É interessante perceber as diferenças nos mapas da placa 0 e placa 1. As figuras com os resultados de ambas exemplificam bem a influência da descontinuidade no plano de referência da placa. Nota-se como o *gap* força a corrente a tomar outro rumo. Este mesmo *gap* cria uma zona de silêncio, uma região com campo mínimo, no canto superior, o qual seria um espaço adequado para posicionar componentes sensíveis à ruídos na placa de circuito impresso. A figura 40 aponta a região aproximada da zona de silêncio com correntes “ruidosas” de menor intensidade.


Figura 40 - Zona de silêncio na placa 1



Fonte: autoria própria (2024).

Para melhor visualização do efeito da descontinuidade no plano de referência na placa 2, a figura 41 exibe os mapas do campo magnética das quatro placas estudadas, a fim de comparação.

Figura 41 - Campo magnético no *bottom layer* das quatro placas




Fonte: autoria própria (2024).

Como pode ser visto com os resultados apresentados na figura 41, a placa 2 apresenta o pior desempenho em relação à emissão radiada. A descontinuidade cruzando a trilha de condução causa danos à toda a integridade do sinal da placa, e deve ser uma prática a ser evitada. O *gap* impede que a corrente retorne pelo caminho de menor impedância, a forçando a percorrer um *loop* pela placa, o que justifica o mapa de calor obtido. O campo intenso que é observado vem da soma dos campos gerados pela corrente de sinal e de retorno.

O campo magnético resultante da placa 3, visível na figura 40 (d), não apresenta um mapa de calor tão intenso quanto os demais. Isto pode ser justificado pelo design da trilha na placa, que aproveita do cancelamento de campo magnético gerado pelas correntes.

Para as análises do campo elétrico, é proposta a figura 42, onde é visto o *bottom layer* das quatro placas testadas.

Figura 42 - Campo elétrico no *bottom layer* das quatro placas



Fonte: autoria própria (2024).

Ao analisar a figura 42, é possível identificar um fator em comum entre as três primeiras placas analisadas: um campo elétrico de maior intensidade irradiado para fora da placa, o qual é maior do que o campo na área do plano de referência. Isto se dá pelo fato de a trilha de condução estar posicionada na extremidade da PCI. Apenas a placa 2 possui um ponto forte de intensidade na intersecção da descontinuidade com a trilha.

Percebe-se ainda que por causa do plano de referência o campo elétrico é mais uniforme nessa região – e essa é uma das funções do plano: equilibrar o

potencial elétrico para toda a placa. Ainda, as trilhas com sinais ruidosos da PCI geram emissões radiadas que poderiam comprometer a integridade do sinal em caso de placas *multilayers* – porém, o plano de referência “protege” os *layers* subjacentes de possíveis sinais ruidosos. O plano de referência da placa 2, por sua descontinuidade acima da trilha, não conseguiria “proteger” estes possíveis *layers*.

A placa 3 aparece com o melhor resultado das quatro placas analisadas em questão de emissão radiada. Isto se deve ao fato de a trilha de condução estar localizada no meio da placa. É perceptível ainda, pela figura 41 (d), que os campos que aparecem para fora do perímetro da PCI são localizados perto de onde a trilha está próxima à extremidade da placa.

Os resultados da placa 3 vem para comprovar que trilhas ruidosas não devem ficar na extremidade da PCI. A trilha nesta posição da placa é prejudicial para a integridade do sinal, uma vez que ela pode atuar como uma antena que irradia.

Por fim, para uma mais nítida análise, são dispostos em forma de tabela os resultados numéricos dos gráficos apresentados anteriormente, obtidos pelo *software* dedicado da câmara semi-anecóica. A CSA foi utilizada para a medição do campo elétrico distante irradiado pelas placas analisadas. A tabela 2 apresenta os valores obtidos para cada face das placas analisadas.

Tabela 2 - Valores do nível de tensão em dBuV de cada face das placas

	Layer	Nível de tensão (dBuV)
Placa 0	<i>Top layer</i>	61,496
	<i>Bottom layer</i>	65,827
Placa 1	<i>Top layer</i>	62,005
	<i>Bottom layer</i>	67,977
Placa 2	<i>Top layer</i>	61,110
	<i>Bottom layer</i>	66,012
Placa 3	<i>Top layer</i>	35,914
	<i>Bottom layer</i>	39,342

Fonte: autoria própria (2024).

É possível observar, pelos resultados obtidos da câmara semi-anecóica, que assim como observado nos mapas de calor, a placa 3 possui os melhores resultados referentes à campo elétrico irradiado. Enquanto as demais placas que possuem as trilhas em “L” nas extremidades da placa apresentam valores muito similares, a placa 3 apresenta os menores níveis de tensão em dBuV. Estes números se justificam, novamente, pelo fato de a trilha de condução estar localizada no meio da PCI.

5 CONSIDERAÇÕES FINAIS

O cenário tecnológico atual impõe desafios cada vez maiores para os projetistas de circuitos eletrônicos, como a miniaturização dos circuitos até o aumento da frequência de operação dos dispositivos. Isto faz com que haja um cuidado mais rigoroso com a integridade do sinal e com a conformidade com as normas de compatibilidade eletromagnética.

Neste contexto, visou-se um estudo aprofundado sobre as descontinuidades do plano de referência das placas de circuitos impresso, a fim de entender suas possíveis vantagens e desvantagens em diferentes topologias no ponto de vista da compatibilidade eletromagnética. Assim, ao decorrer do trabalho, foi realizado um estudo sobre os conceitos mais relevantes para poder compreender melhor o tema do trabalho.

Então, foi apresentada a metodologia e a apresentação dos resultados. Foram confeccionadas quatro placas de circuito impressos, submetidas ao rastreador de campo próximo, para obter-se como resultado as medidas do campo elétrico e uma noção do campo magnético resultante de cada face das placas; e à câmara semi-anecóica, para medir o campo elétrico distante.

A placa 0, uma placa com trilha de condução em “L” e sem descontinuidades no plano de referência, mostrou pela análise do *bottom layer* como a parte mais intensa do campo elétrico se encontra fora da placa devido à sua trilha de condução nas extremidades. Ainda, a análise desta placa demonstrou como o plano de referência pode “proteger” possíveis *layers* subjacentes em caso de placas *multilayers*.

A placa 1, com trilha de condução em “L” e com uma descontinuidade na malha, apesar de apresentar um resultado semelhante à placa 0 no campo elétrico, demonstrou a influência da descontinuidade do plano de referência nas correntes de retorno. Este fato foi visualizado pela análise do campo magnético resultante, ao apresentar uma zona de silêncio – região de menor intensidade das correntes “ruidosas”. Esta região é muito útil em caso da necessidade de proteger componentes sensíveis à ruídos da placa.

Entretanto, a placa 2 demonstrou ser o pior caso das placas testadas. Com uma trilha em “L” atravessando o *gap*, os resultados revelaram campos irradiados muito fortes, prejudicando significativamente a integridade do sinal da placa. As correntes de retorno foram forçadas a criar um *loop* ao redor da descontinuidade, uma vez que não conseguiram retornar por um caminho mais adequado pelo plano.

Por sua vez, a placa 3 apresentou resultados satisfatórios quanto à emissão radiada. Com uma trilha de condução na diagonal, esta placa mostrou uma menor intensidade do campo elétrico. Isto comprovou que trilhas ruidosas devem ser projetadas no meio da placa, e não nas extremidades.

Por fim, dado a extensão do estudo e os testes práticos feitos, pode-se concluir que descontinuidades no plano de referência devem ser usadas com cautela no projeto de uma PCI – dependendo da finalidade desejada, este método pode trazer benefícios para o bom funcionamento dos componentes empregados. Ainda, prova-se que tão importante quanto saber o caminho da corrente do sinal, é saber o caminho da corrente do retorno, visto a influência que esta última tem na integridade do sinal da placa de circuito impresso.

5.2 Recomendações para trabalhos futuros

Recomenda-se para possíveis trabalhos futuros testes com outros tipos de *layouts* de descontinuidades no plano de referência, trilhas distintas de condução e tamanhos diferentes da PCI, a fim de estudar como diferentes placas funcionam em diferentes configurações. Ainda, propõe-se investigar o comportamento dos campos elétrico e magnético com frequências diversas.

REFERÊNCIAS

- ARMSTRONG, E. I. K. **Signal Integrity and EMC**. Nutwood UK, 2010.
- BALANIS, C. A. **Antenna Theory: Analysis and Design** (3rd ed.). John Wiley & Sons, 2005.
- BITTAR, G. L. A. & RAIZER, A. **Compatibilidade Eletromagnética em Equipamentos de Telecomunicações no Cenário Nacional**. XXII SIMPÓSIO BRASILEIRO DE TELECOMUNICAÇÕES - SBrT'05. Campinas, SP, 2005.
- BOGATIN, E. **Signal and Power Integrity - Simplified** (2nd ed.). Prentice Hall PTR, 2010.
- CANIGGIA, S., & MARADEI, F. **Signal Integrity and Radiated Emission of High-Speed Digital Systems**. Wiley, 2008.
- COOMBS, C. F. Jr. **Printed Circuits Handbook** (7th ed.). McGraw-Hill Education, 2016.
- ISHIKAWA, M. **Return path discontinuities and EMI: Understand the relationship**. 2015. Disponível em: < <https://www.edn.com/return-path-discontinuities-and-emi-understand-the-relationship/>>. Acesso em 10 jul. 2024.
- JACKSON, J. D. **Classical Electrodynamics** (2nd ed.). Wiley Publisher, 1975.
- JOHNSON, H., & GRAHAM, M. **High-Speed Digital Design: A Handbook of Black Magic**. Prentice Hall, 1993.
- LUIZ, A. **SISTEMA AUTOMÁTICO DE RASTREAMENTO DE CAMPO PRÓXIMO**. Trabalho de Conclusão de Curso, Instituto Federal de Santa Catarina. 2022.
- KNACK, K. **Splitting Planes—The Good, The Bad And The Ugly**. 2019. Disponível em: < <https://resources.altium.com/p/splitting-planes-good-bad-and-ugly> >. Acesso em 10 jul. 2024.
- PAUL, C. R. **Introduction to Electromagnetic Compatibility**. 2. ed. [S.l.]: Wiley Interscience, 2006.
- PETERSON, Z. **Crosstalk in Mixed-Signal PCB Traces and Ground Planes**. 2018. Disponível em: < <https://resources.altium.com/p/crosstalk-in-mixed-signal-pcb-traces-and-ground-planes>>. Acesso em: 10 jul. 2024.
- PETERSON, Z. **How to Design Your PCB Return Current Path**. 2020. Disponível em: <<https://www.nwengineeringllc.com/article/how-to-design-your-pcb-return-current-path.php>>. Acesso em: 20 jun. 2024.
- PURCELL, E. M. **Electricity and Magnetism** (3rd ed.). Cambridge University Press, 2013.

MONTROSE, M. I. **Printed Circuit Board Design Techniques for EMC Compliance** (2nd ed.). Wiley-IEEE Press, 2000.

MORRISON, R. **Grounding and Shielding: Circuits and Interference**, Fifth Edition. John Wiley & Sons, Inc, 2007.

OTT, H. W. **Electromagnetic Compatibility Engineering**. John Wiley & Sons, 2009.

SANTOS, L. A. L. **Análise experimental do ensaio veicular de imunidade a campos eletromagnéticos radiados em câmara semi-anecóica de pequeno porte**. Tese (Mestrado). Universidade Federal de Minas Gerais. Disponível em: <<https://repositorio.ufmg.br/handle/1843/BUOS-8D4DYH>>. Acesso em: 10 de ago. 2024.

RITCHEY, L. W. **Right the First Time – A Practical Handbook on High Speed PCB and System Design**. Speedin Edge, 2003.

SCHLICHTING, L. C. M. **Contribuição ao Estudo da Compatibilidade Eletromagnética Aplicada aos Conversores Estáticos**. Tese (Doutorado). Centro Tecnológico, Universidade Federal de Santa Catarina, 2003. Disponível em: <<https://repositorio.ufsc.br/xmlui/handle/123456789/85109>>. Acesso em: 8 jul 2024.

SIERRA CIRCUITS. **High-Speed PCB Design Guide**. 2020. Disponível em: <<https://s3vi.ndc.nasa.gov/ssri-kb/static/resources/High-Speed%20PCB%20Design%20Guide.pdf>>. Acesso em: 24 set 2024.

SIMONOVICH, B. **Split Planes and What Happens When Microstrip Signals Cross Them**. 2018. Disponível em: <<https://www.signalintegrityjournal.com/articles/692-split-planes-and-what-happens-when-microstrip-signals-cross-them>>. Acesso em: 10 jul. 2024.

THIERAUF, S. C. **High-Speed Circuit Board Signal Integrity**. Artech House. 2004.