Máquinas de estados finitos como estratégia didática no ensino de FPGA aplicada a um elevador didático

Abstract

O ensino de linguagens de descrição de hardware e programação concorrente apresenta desafios significativos em cursos de Engenharia Elétrica, frequentemente resultando em elevada carga cognitiva e desmotivação dos estudantes. Para reduzir esse problema, este artigo propõe uma metodologia de aprendizagem incremental baseada no desenvolvimento de um controlador de elevador utilizando Máquinas de Estados Finitos. O projeto foi implementado em VHDL e validado no kit de desenvolvimento Terasic DE10-Lite. O trabalho contou ainda com o suporte de um protótipo físico para testes de acionamento de potência e condicionamento de sinais. A metodologia, inspirada em princípios de engenharia reversa, dividiu o sistema em seis etapas progressivas, partindo de um movimento autônomo básico até alcançar um sistema modular com lógica de despacho e intertravamentos de segurança inspirados em aplicações industriais. O particionamento lógico do código facilitou o isolamento de falhas e a simplificação do processo de depuração. Conclui-se que a decomposição de projetos complexos em módulos testáveis apresenta potencial didático para a consolidação do raciocínio paralelo e aproxima a teoria digital da prática laboratorial.The teaching of hardware description languages and concurrent programming presents significant challenges in Electrical Engineering courses, often resulting in high cognitive load and student demotivation. To mitigate this problem, this paper proposes an incremental learning methodology based on the development of an elevator controller using Finite State Machines. The project was implemented in VHDL and validated on the Terasic DE10-Lite development kit. The work was also supported by a physical prototype for tests involving power actuation and signal conditioning. The methodology, inspired by reverse engineering principles, divided the system into six progressive stages, starting with basic autonomous movement and progressing toward a modular system with industrial-inspired safety interlocks and dispatch logic. The logical partitioning of the code facilitated fault isolation and simplified the debugging process. It is concluded that the decomposition of complex projects into testable modules shows didactic potential for consolidating parallel reasoning and bringing digital theory closer to laboratory practice.