Análise e implementação de um conversor CC-CC a capacitor chaveado série-paralelo

Abstract

Este trabalho apresenta a análise, projeto e implementação de um conversor CC-CC a capacitor chaveado, utilizando a topologia série-paralelo, cujo ganho estático ideal é de 1/2. O conversor é projetado para operar com tensão de entrada de 48 V, tensão de saída de 24 V, potência de 80 W e frequência de chaveamento de 50 kHz. A topologia adotada associa os capacitores em série na etapa de carga e em paralelo na etapa de descarga. A análise teórica é realizada por meio de equações diferenciais, para obter a resistência equivalente do conversor, e pelo método dos valores médios quase instantâneos, para determinação dos esforços de tensão e corrente nos componentes. O projeto adota razão cíclica de 1/3, pois este é o valor que minimiza a resistência equivalente para esta topologia. Um protótipo é construído utilizando MOSFETs IRF540 e diodos MUR460, com bancos de capacitores eletrolíticos dimensionados para suportar as correntes eficazes calculadas. A validação experimental demonstra boa concordância entre os resultados teóricos, simulados e práticos, com tensão de saída medida de 21,9 V, corrente de 2,76 A e eficiência de 87,90%. A avaliação sob variação de frequência, razão cíclica e carga comprovaram o comportamento previsto pela análise da resistência equivalente.

This work presents the analysis, design, and implementation of a switched capacitor DC-DC converter using the series-parallel topology, whose ideal static voltage gain is 1/2. The converter is designed to operate with an input voltage of 48 V, an output voltage of 24 V, output power of 80 W, and a switching frequency of 50 kHz. The adopted topology connects the capacitors in series during the charging stage and in parallel during the discharging stage. The theoretical analysis is carried out using differential equations to obtain the converter’s equivalent resistance, and through the quasi-instantaneous average value method to determine the voltage and current stresses on the components. The design adopts a duty cycle of 1/3, since this value minimizes the equivalent resistance for this topology. A prototype is built using IRF540 MOSFETs and MUR460 diodes, with electrolytic capacitor banks sized to withstand the calculated RMS currents. The experimental validation shows good agreement among theoretical, simulated, and practical results, with a measured output voltage of 21.9 V, output current of 2.76 A, and efficiency of 87.90%. The evaluation under variations in switching frequency, duty cycle, and load confirmed the behavior predicted by the equivalent resistance analysis.